[发明专利]晶圆封装元件

说明书

本发明公开了一种晶圆封装元件，包括基板、第一晶圆、第一导电层、第一接线以及第二接线。基板包括第一上表面以及配置于第一上表面的第一接垫。第一晶圆配置在第一上表面，且第一晶圆包括第二上表面以及配置在第二上表面的第二接垫。第一导电层配置在第二上表面。第一接线连接第一接垫以及第一导电层的一侧，第二接线连接第二接垫以及第一导电层的另一侧。每个第一接线和每个第二接线连接各自第一导电层的相反侧。第一导电层使晶圆封装元件具有较佳的电性连接。

技术领域

本发明有关于一种晶圆封装元件，特别是有关于一种加强连接方式的晶圆封装元件。

背景技术

集成电路(Integrated circuit)是一组设置在通常是硅的半导体材料晶圆的电子电路。将大量的微型金属氧化物半导体(metal oxide semiconductor,MOS)晶体管整合至一个微小晶圆，可以使电路的尺寸比独立设置的电子元件尺寸小、快且便宜。然而，由于晶圆需要更小且更快的元件，对于电流的要求也随之提高。当晶圆的细小金属线以大电流传输信号时，会导致不希望的信号失真(distortion)以及IR压降(IR drop)，并在晶圆的接地线路和电源线路所传递的信号造成更多噪声。

发明内容

本发明的目的在于提供一种晶圆封装元件，其第一导电层使晶圆封装元件具有较佳的电性连接。

本发明实施例所提出的晶圆封装元件包括基板、第一晶圆、第一导电层、多个第一接线以及多个第二接线。基板，包括第一上表面以及多个配置于第一上表面的第一接垫。第一晶圆配置于第一上表面，且第一晶圆包括第二上表面以及多个配置于第二上表面的第二接垫。第一导电层配置于第二上表面。这些第一接线连接这些第一接垫至第一导电层。这些第二接线连接这些第二接垫至第一导电层。每个第一接线和每个第二接线各自连接第一导电层的相对两侧。

在本发明的一实施例中，上述的晶圆封装元件还包括多个第三接线。这些第三接线连接这些第一接垫和这些第二接垫，且这些第三接线绕过第一导电层。

在本发明的一实施例中，上述的第一导电层在第二上表面的投影区域与这些第一接线在第二上表面的投影区域重叠。

在本发明的一实施例中，上述的部分这些第三接线位于第一导电层以及第二上表面之间。

在本发明的一实施例中，上述的这些第三接线位于第一导电层上，且第一导电层配置于第三接线以及第二上表面之间。

在本发明的一实施例中，上述的晶圆封装元件还包括粘接层。粘接层配置在第一导电层以及这些第三接线之间，且粘接层形成第一导电层以及这些第三接线之间的绝缘。

在本发明的一实施例中，上述的晶圆封装元件，还包括多个重新布线层(redistribution layer,RDL)。这些重新布线层配置于第二上表面，且每个重新布线层连接这些第三接线的其中之一至这些第二接垫的其中之一。

在本发明的一实施例中，上述的这些第一接垫接地，且这些第二接垫为第一晶圆的接地接垫。

在本发明的一实施例中，上述的这些第一接垫连接至供应电源，且这些第二接垫为第一晶圆的电源接垫。

在本发明的一实施例中，上述的这些第二接垫沿着第二上表面的中间线配置。

在本发明的一实施例中，上述的第一晶圆包括多个配置于第二上表面的第四接垫。晶圆封装元件包括多个第三接垫、第二导电层、多个第四接线以及多个第五接线。这些第三接垫配置于第一上表面。第二导电层配置于第二上表面。这些第四接线连接第二导电层至这些第三接垫。这些第五接线连接第二导电层至这些第四接垫。每个第四接线以及每个第五接线各自连接第二导电层的相对两侧。

在本发明的一实施例中，上述的晶圆封装元件还包括多个第六接线。这些第六接线连接这些第三接垫以及这些第四接垫，且这些第六接垫绕过第二导电层。