[发明专利]一种基于互连线电容的SR锁存电路

权利要求书

1.一种基于互连线电容的SR锁存电路，包括第一或非门电路和第二或非门电路，其特征在于于所述的第一或非门电路包括第一节点隔离模块、第一容值调节模块和第一采样模块，所述的第一节点隔离模块包括第一MOS管和第二MOS管，所述的第一MOS管和所述的第二MOS管均为N型MOS管，所述的第一MOS管的漏极接入电源，所述的第一MOS管的源极和所述的第二MOS管的漏极连接且其连接端为所述的第一节点隔离模块的输出端，所述的第二MOS管的源极接地，所述的第一MOS管的栅极、所述的第一MOS管的衬底、所述的第二MOS管的栅极和所述的第二MOS管的衬底均接地，所述的第一容值调节模块包括第三MOS管和第四MOS管，所述的第三MOS管和所述的第四MOS管均为N型MOS管，所述的第三MOS管的栅极和所述的第四MOS管的栅极连接且其连接端为所述的第一容值调节模块的输出端，所述的第一容值调节模块的输出端和所述的第一节点隔离模块的输出端连接，所述的第三MOS管的源极、所述的第三MOS管的漏极和所述的第三MOS管的衬底连接且其连接端为所述的第一容值调节模块的第一输入端，所述的第一容值调节模块的第一输入端为所述的第一或非门电路的第一输入端，所述的第四MOS管的源极、所述的第四MOS管的漏极和所述的第四MOS管的衬底连接且其连接端为所述的第一容值调节模块的第二输入端，所述的第一容值调节模块的第二输入端为所述的第一或非门电路的第二输入端，所述的第三MOS管的沟道宽度调节范围为300～450nm，所述的第三MOS管的沟道长度调节范围为400～550nm，所述的第四MOS管的沟道宽度调节范围为300～450nm，所述的第四MOS管的沟道长度调节范围为450～550nm；所述的第一采样模块包括第五MOS管和第六MOS管，所述的第五MOS管为P型MOS管，所述的第六MOS管为N型MOS管，所述的第五MOS管的源极接入电源，所述的第五MOS管的栅极和所述的第六MOS管的栅极连接且其连接端为所述的第一采样模块的输入端，所述的第一采样模块的输入端和所述的第一节点隔离模块的输出端连接，所述的第五MOS管的漏极和所述的第六MOS管的漏极连接且其连接端为所述的第一采样模块的输出端，所述的第一采样模块的输出端为所述的第一或非门电路的输出端，所述的第五MOS管的衬底接电源，所述的第六MOS管的衬底接地，所述的第六MOS管的源极接地，所述的第五MOS管的沟道宽度调节范围为60nm，所述的第六MOS管的沟道长度调节范围为80～120nm，所述的第六MOS管的沟道宽度调节范围为50～60nm，所述的第六MOS管的沟道长度调节范围为150～200nm；所述的第二或非门电路包括第二节点隔离模块、第二容值调节模块和第二采样模块，所述的第二节点隔离模块包括第十一MOS管和第十二MOS管，所述的第十一MOS管和所述的第十二MOS管均为N型MOS管，所述的第十一MOS管的漏极接入电源，所述的第十一MOS管的源极和所述的第十二MOS管的漏极连接且其连接端为所述的第二节点隔离模块的输出端，所述的第十二MOS管的源极接地，所述的第十一MOS管的栅极、所述的第十一MOS管的衬底、所述的第十二MOS管的栅极和所述的第十二MOS管的衬底均接地，所述的第二容值调节模块包括第九MOS管和第十MOS管，所述的第九MOS管和所述的第十MOS管均为N型MOS管，所述的第九MOS管的栅极和所述的第十MOS管的栅极连接且其连接端为所述的第二容值调节模块的输出端，所述的第二容值调节模块的输出端和所述的第二节点隔离模块的输出端连接，所述的第九MOS管的源极、所述的第九MOS管的漏极和所述的第九MOS管的衬底连接且其连接端为所述的第二容值调节模块的第一输入端；所述的第二容值调节模块的第一输入端为所述的第二或非门电路的第一输入端，所述的第十MOS管的源极、所述的第十MOS管的漏极和所述的第十MOS管的衬底连接且其连接端为所述的第二容值调节模块的第二输入端，所述的第二容值调节模块的第二输入端为所述的第二或非门电路的第二输入端，所述的第九MOS管的沟道宽度调节范围为300～450nm，所述的第九MOS管的沟道长度调节范围为400～550nm，所述的第十MOS管的沟道宽度调节范围为300～450nm，所述的第十MOS管的沟道长度调节范围为400～550nm；所述的第二采样模块包括第七MOS管和第八MOS管，所述的第七MOS管为P型MOS管，所述的第八MOS管为N型MOS管，所述的第七MOS管的源极接入电源，所述的第七MOS管的衬底接入电源，所述的第七MOS管的栅极和所述的第八MOS管的栅极连接且其连接端为所述的第二采样模块的输入端，所述的第二采样模块的输入端和所述的第二节点隔离模块的输出端连接，所述的第七MOS管的漏极和所述的第八MOS管的漏极连接且其连接端为所述的第二采样模块的输出端，所述的第二采样模块的输出端为所述的第二或非门电路的输出端，所述的第八MOS管的衬底接地，所述的第八MOS管的源极接地，所述的第七MOS管的沟道宽度调节范围为50～60nm，所述的第七MOS管的沟道长度调节范围为80～120nm，所述的第八MOS管的沟道宽度调节范围为50～60nm，所述的第八MOS管的沟道长度调节范围为150～200nm；所述的第一或非门电路的第二输入端为所述的SR锁存电路的第一输入端，所述的第二或非门电路的第一输入端为所述的SR锁存电路的第二输入端，所述的第二或非门电路的第二输入端与所述的第一或非门电路的输出端连接且其连接端为所述的SR锁存电路的第一输出端，所述的第二或非门电路的输出端和所述的第一或非门电路的第一输入端连接且其连接端为所述的SR锁存电路的第二输出端。