[发明专利]一种基于互连线电容的SR锁存电路

说明书

本发明公开了一种基于互连线电容的SR锁存电路，包括第一或非门电路和第二或非门电路，第一或非门电路包括第一节点隔离模块、第一容值调节模块和第一采样模块，第一节点隔离模块包括第一MOS管和第二MOS管，第一容值调节模块包括第三MOS管和第四MOS管，第一采样模块包括第五MOS管和第六MOS管，第五MOS管为P型MOS管，第二或非门电路包括第二节点隔离模块、第二容值调节模块和第二采样模块，第二节点隔离模块包括第十一MOS管和第十二MOS管，第二容值调节模块包括第九MOS管和第十MOS管，第二采样模块包括第七MOS管和第八MOS管；优点是具有抗线串扰能力，在受到串扰噪声干扰时仍然能够输出正确逻辑信号。

技术领域

本发明涉及一种SR锁存电路，尤其是涉及一种基于互连线电容的SR锁存电路。

背景技术

时序逻辑可以构造有限状态机，并且与组合逻辑融合构建出多种功能的集成电路。时序逻辑电路已成为当今集成电路发展的基本结构。存储元件是时序逻辑电路中最为关键的元件之一，而SR锁存电路是构建各种存储元件的基础，所以深入研究SR锁存电路，对促进集成电路的整体发展具有深远的意义。

随着集成电路中金属互连线的空间尺寸越来越小，导致诸多问题，例如噪声。工业界为缓解集成电路中金属互连线线宽越来越小而造成电阻增大的趋势，使得金属互连线高宽比随着工艺尺寸缩小不断增大。但是增加金属互连线垂直厚度会增加横向电容，这导致多层金属间横向电容占线间总电容的比重不断上升。

现有的SR锁存电路通常由两个互补型CMOS或非门构成，互补型CMOS或非门电路由两个PMOS管和两个NMOS管组成。当两个互补型CMOS或非门电路之间通过物理性长距离金属互连线连接时，由于金属互连线的空间尺寸越来越小使得多层金属间的横向电容增大，此时互补型CMOS或非门的信号极易受到串扰噪声干扰而输出错误逻辑信号，以致互补型CMOS或非门电路功能异常，进而使得SR锁存电路功能异常，最终导致集成电路失效。

发明内容

本发明所要解决的技术问题是提供一种具有抗线串扰能力，在受到串扰噪声干扰时仍然能够输出正确逻辑信号的基于互连线电容的SR锁存电路。