[发明专利]基于分块查表的图像校正系统及其方法

说明书

基于分块查表的图像校正系统及其方法，包括PFGA模块、访存接口，片外存储器DDR，PFGA模块通过访存接口与片外存储器DDR相连；PFGA模块包括数据传输模块和查表校正模块，数据传输模块与查表校正模块相连。还包括一种基于分块查表的图像校正方法。本发明将校正输出图像划分为大小相同的多个矩形块，每块用块表信息记录该块输入图像矩形块大小和起始位置，同时坐标表按顺序记录每个输入图像矩形块像素待映射位置和双线性插值系数；随后在硬件实现中通过块表按块读取输入图像块全部像素和其所需的坐标，经过双线性插值输出图像；该方案消耗的片内缓存较少，校正过程简单高效易于硬件实现。

技术领域

本发明涉及图像校正，具体是涉及一种基于分块查表的图像校正系统及其方法。

背景技术

图像标定主要是建立相机成像的几何模型并确定相机内外参数和畸变系数，是图像校正的首要工作。图像校正是将图像的像素点重新映射到一个新图像平面的形变过程，主要由校正前后图像坐标变换和像素插值计算两个基本操作完成。通常视频图像校正系统中只要相机模组固定不动后相机参数也就确定下来了，可通过一次离线标定计算出图像的内外参数，而图像校正需要每帧处理采集图像。图像校正过程坐标计算复杂，涉及到大量的高阶矩阵浮点乘法操作，在硬件中往往不会去实现这些复杂的运算逻辑。因而也可事先采用逆向映射方式计算出校正后图像每个像素对应待校正图像像素的坐标信息存于表中，利用查表方式实现图像硬件校正。

目前基于FPGA 的图像校正硬件实现设计通常将坐标表存储于片内缓存中逐行校正图像，这给片内存储带来了三个挑战：1）坐标表随着图像分辨率提高会急剧增大；2）图像宽度决定了行缓存的深度；3）相机畸变程度决定了行缓存宽度。

为了解决这几个问题，许多研究者提出了压缩坐标表和行存储来减轻片内存储压力。然而该方案消耗的存储资源在需要多镜头校正时，如双目立体匹配以及多镜头全景拼接等复杂算法中，仍然给FPGA 片内存储资源提出了更高要求。

发明内容

本发明所要解决的技术问题是，克服上述背景技术的不足，提供一种基于分块查表的图像校正系统及其方法，消耗的片内缓存较少，校正过程简单高效易于硬件实现。

本发明解决其技术问题采用的技术方案是，一种基于分块查表的图像校正系统，包括PFGA模块、访存接口，片外存储器DDR，PFGA模块通过访存接口与片外存储器DDR相连；所述PFGA模块包括数据传输模块和查表校正模块，数据传输模块与查表校正模块相连；

数据传输模块包括块表读取模块、片内块表存储器、输入图像块地址序列生成模块，块表读取模块与片内块表存储器相连，片内块表存储器与输入图像块地址序列生成模块相连；数据传输模块还包括输入图像块像素读取模块、片内图像块像素存储器、坐标表读取模块、片内坐标表存储器，输入图像块像素读取模块与输入图像块地址序列生成模块、片内图像块像素存储器连，坐标表读取模块与片内坐标表存储器相连；块表读取模块通过访存接口与片外存储器DDR相连，读取片外存储器DDR内存储的块表信息；输入图像块像素读取模块通过访存接口与片外存储器DDR相连，读取片外存储器DDR内存储的输入图像信息；坐标表读取模块通过访存接口与片外存储器DDR相连，读取片外存储器DDR内存储的坐标表信息；

查表校正模块包括映射判断模块、双线性差值计算模块、片内输出存储器，映射判断模块分别与片内块表存储器、片内图像块像素存储器、片内坐标表存储器、双线性差值计算模块相连，双线性差值计算模块分别与片内坐标表存储器、片内输出存储器相连，片内输出存储器通过访存接口与片外存储器DDR相连，存入校正图像信息至片外存储器DDR中。

进一步，所述PFGA模块还包括控制切换模块，控制切换模块与数据传输模块、访存接口相连相连。

一种基于分块查表的图像校正方法，包括以下步骤：

（1）通过相机标定确定块表和坐标表；