[发明专利]基于负阻效应器件实现磁电阻比值放大的电路结构

说明书

本发明公开一种基于负阻效应器件实现磁电阻比值方法的电路结构，包括匹配电阻、磁电阻单元、第一负阻效应器件和第二负阻效应器件，匹配电阻与第一负阻效应器件并联组成第一电路，磁电阻单元与第二负阻效应器件并联组成第二电路，且第一电路和第二电路串联；基于负阻效应器件所特有的非线性输运性质本身的特性及其创造性应用，实现磁电阻比值的放大，有效提高开关比，可以应用于磁传感和磁存储等领域，提高传感精度和存储密度；并且在此基础上，通过多个隧道二极管构建独特的磁电对称性，实现高开关比的可重构逻辑运算，解决目前冯诺伊曼架构的瓶颈，实现高速度、低功耗的信息处理。

技术领域

本发明涉及一种基于负阻效应器件实现磁电阻比值放大的电路结构，具体可应用于磁传感、磁存储以及磁逻辑领域。

背景技术

磁电阻器件在现代生活，尤其是高度发达的信息和智能社会，有着非常重要应用。例如，磁电阻器件应用于方向识别、定位、导航及自动驾驶等方面的各类的磁传感器；应用于硬盘信息读取的磁读头，应用于磁随机存储器(Magnetic Random Access Memory,MRAM)的信息读取；未来有望应用于高性能的可重构存算一体逻辑器件。

目前为止，基于巨磁阻效应(Giant Magnetoresistance,GMR)和隧穿磁阻效应(Tunnel Magnetoresistance,TMR)的磁电阻器件在分辨率和可集成性方面具有突出优势起并得到广泛应用。然而，这一类磁电阻器件的磁电阻比值较低，例如，室温下巨磁电阻的开关比在10％左右，室温下隧穿磁电阻的开关比为250％左右。相比较其他技术，例如CMOS晶体管、阻变存储器以及相变存储器等动辄1000％，甚至是10⁵％的开关比，磁电阻器件如此低的开关比在电子电路应用过程中带来了高的错误率和低可靠性，这阻碍其进一步的应用前景。

目前，很多提高磁电阻器件开关比的方法已经被提出，但仍然存在很多问题：

(1)通过进一步优化膜层结构和微纳加工手段提高磁电阻比值：主要是通过提高MgO势垒的质量来进一步提高隧穿磁电阻比值。例如，将现有磁隧道结膜堆中的钽换成钨，以提高退火温度，进一步提高MgO的结晶质量，实现高的磁电阻比值；采用先进的刻蚀工艺，降低微纳加工过程对膜堆的损伤，来提高磁电阻比值。然而，目前这些方案对于磁电阻比值幅度有限，未见室温突破1000％磁电阻比值的报道，且该方案的成本投入高昂，不利于之后的实际应用。

(2)在非均匀的非磁半导或者处于空间电荷区的半导体薄膜/PN结中观测到高达10⁴％的磁电阻比值。例如，2009年Delmo等人在本征硅中观测到了高的磁电阻比值，其工作原理是：当注入的电子浓度高于硅的本征电子浓度时候，硅进入空间电荷区，电子的迁移变得相互关联并强烈依赖于外磁场的变化，进而实现高磁电阻比值。然而，这一类方案都是利用了电荷在外磁场下的偏转(霍尔效应)效应，低磁场下的磁电阻比值很小，因此磁灵敏度差，且需要工作在特定区域，工作电压高，实用性不强。

(3)利用整流磁电阻效应的电调控获得高磁电阻比值。在具有耦合磁电阻效应和整流效应的器件中，例如具有磁电阻效应的肖特基结和非对称势垒的磁隧道结，加一个交流电流可以产生一个随外磁场变化的整流电压，这就是整流磁电阻效应。因此，这类磁电阻效应可以通过同时施加交流和直流电流将参考值调为零，进而实现高磁电阻比值。然而，这类方法需要电流源施加直流/交流电流，使得这一类方法的兼容性较差。

因此，本方案提出一种全新的实现高磁电阻比值的方法，通过利用隧道二极管等具有负阻效应的器件实现磁电阻比值的放大，与此同时，将该方案进行简单改进还可以用于实现高开关比的可重构的逻辑操作。

发明内容

本发明针对现有技术中存在的缺陷，提出一种基于负阻效应器件实现磁电阻比值放大的电路结构，实现各向异性磁电阻、巨磁电阻、隧穿磁电阻以及其他磁电阻效应开关比的放大，同时具有高磁场灵敏度和电压源供电的优点。