[发明专利]存储器系统、存储器装置和存储器控制器有效
申请号: | 201911184100.3 | 申请日: | 2019-11-27 |
公开(公告)号: | CN111798903B | 公开(公告)日: | 2023-10-13 |
发明(设计)人: | 申昇桓;申雄植 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | G11C16/10 | 分类号: | G11C16/10;G11C16/08;G11C16/34 |
代理公司: | 北京路浩知识产权代理有限公司 11002 | 代理人: | 赵赫;赵永莉 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储器 系统 装置 控制器 | ||
1.一种存储器系统,包括:
存储器装置,包括以与多个字线和多个位线联接的阵列布置的多个存储器单元;以及
存储器控制器,控制所述存储器装置,
其中所述多个字线包括第一字线和第二字线,
其中当从第一时间点起经过第一延迟时间时,所述存储器控制器向所述存储器装置发出第一状态检查信号,对联接到所述第一字线的第一存储器单元的编程操作在所述第一时间点开始,其中所述第一状态检查信号用于检查与所述第一字线相关的编程操作是否已经完成,并且
其中当从第二时间点起经过不同于所述第一延迟时间的第二延迟时间时,所述存储器控制器向所述存储器装置发出第二状态检查信号,对联接到所述第二字线的第二存储器单元的编程操作在所述第二时间点开始,其中所述第二状态检查信号用于检查与所述第二字线相关的编程操作是否已经完成。
2.根据权利要求1所述的存储器系统,其中将数据写入联接到所述第一字线的所述第一存储器单元中的第一编程时间不同于将数据写入联接到所述第二字线的所述第二存储器单元中的第二编程时间。
3.根据权利要求2所述的存储器系统,其中所述第二编程时间长于所述第一编程时间,并且所述第二延迟时间长于所述第一延迟时间。
4.根据权利要求1所述的存储器系统,其中所述第一字线和所述第二字线设置在相同存储块中。
5.根据权利要求1所述的存储器系统,其中所述第一字线和所述第二字线设置在所述存储器装置中的布置在不同位置的不同存储块中。
6.根据权利要求1所述的存储器系统,
其中所述多个字线进一步包括第三字线和第四字线,
其中当从第三时间点起经过第三延迟时间时,所述存储器控制器输出状态检查信号,对联接到所述第三字线的第三存储器单元的编程操作在所述第三时间点开始,
其中当从第四时间点起经过不同于所述第三延迟时间的第四延迟时间时,所述存储器控制器输出状态检查信号,对联接到所述第四字线的第四存储器单元的编程操作在所述第四时间点开始,并且
其中所述第三延迟时间对应于所述第一延迟时间,并且所述第四延迟时间对应于所述第二延迟时间。
7.根据权利要求6所述的存储器系统,
其中将数据写入联接到所述第三字线的所述第三存储器单元中的第三编程时间和将数据写入联接到所述第四字线的所述第四存储器单元中的第四编程时间彼此不同,
其中第一编程时间和所述第三编程时间之间的差小于所述第一编程时间和第二编程时间之间的差,并且
其中所述第二编程时间和所述第四编程时间之间的差小于所述第二编程时间和所述第三编程时间之间的差。
8.根据权利要求6所述的存储器系统,其中所述第一字线、所述第二字线、所述第三字线和所述第四字线设置在相同的第一存储块中。
9.根据权利要求6所述的存储器系统,
其中所述第一字线和所述第三字线设置在第一存储块中,并且
其中所述第二字线和所述第四字线设置在第二存储块中,所述第二存储块的位置与所述第一存储块的位置不同。
10.根据权利要求1所述的存储器系统,
其中所述存储器装置包括多个存储器管芯,
其中所述存储器控制器和所述多个存储器管芯通过一个通道联接,并且
其中当从所述存储器控制器向所述多个存储器管芯中的一个存储器管芯输出状态检查信号时,所述通道被所述一个存储器管芯占用。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911184100.3/1.html,转载请声明来源钻瓜专利网。