[发明专利]一种瞬态电压抑制二极管及电子产品

说明书

本发明公开了一种瞬态电压抑制二极管及电子产品，包括：衬底，设置在所述衬底上方的外延层和设置在外延层内的阱区，所述阱区的掺杂类型和所述外延层的掺杂类型相反，其特征在于，所述阱区的外围设置有第一沟槽，所述第一沟槽的外围设置有第二沟槽，所述第一沟槽和所述第二沟槽贯穿所述外延层并延伸至所述衬底，所述第一沟槽填充有绝缘材料，所述第二沟槽填充有导电材料；本发明还公开了一种包括上述一种瞬态电压抑制二极管的电子产品。本发明公开的技术方案可以大幅增加芯片的有效面积，增强产品的浪涌能力。

技术领域

本发明涉及基本电气元件领域，具体涉及一种瞬态电压抑制二极管及电子产品。

背景技术

瞬变电压抑制二极管由于体积小，响应快，漏电小，精度高，无跟随电流，每次经受瞬变电压，性能不会下降，可靠性高等优点，被广泛使用在电路保护中。随着电路的发展，对瞬变电压抑制二极管的要求也越来越高，要求更高的抗浪涌能力和更低的箝位电压，目前市场上存在的各种TVS(瞬变电压抑制二极管)纵向结构的设计工艺，使用打线工艺进行封装。但打线工艺严重限制了芯片尺寸，导致抗浪涌能力差，箝位电压高的缺点。虽然横向结构的芯片设计可以使用芯片级的封装，但是由于其自身的结构特点导致浪涌能力差。基于这些限制发明了一种新型的TVS，在现有封装条件下尽可能增加芯片面积来满足更高的抗浪涌能力和更低的箝位电压。

发明内容

本发明实施例的目的在于提供一种瞬态电压抑制二极管及电子产品，以尽可能增加芯片面积来满足更高的抗浪涌能力和更低的箝位电压。

第一方面，本发明公开了一种瞬态电压抑制二极管，包括：衬底，设置在所述衬底上方的外延层和设置在外延层内的阱区，所述阱区的掺杂类型和所述外延层的掺杂类型相反，其特征在于，所述阱区的外围设置有第一沟槽，所述第一沟槽的外围设置有第二沟槽，所述第一沟槽和所述第二沟槽贯穿所述外延层并延伸至所述衬底，所述第一沟槽填充有绝缘材料，所述第二沟槽填充有导电材料；或

所述阱区的内侧周围设置第一沟槽，所述第一沟槽贯穿所述阱区和所述外延层并延伸至所述衬底，所述阱区的外围设置有所述第二沟槽，所述第二沟槽贯穿所述外延层并延伸至所述衬底，所述第一沟槽填充有绝缘材料，所述第二沟槽填充有导电材料。

与现有技术相比，本发明的新型设计结构，通过在衬底和外延层上设置深沟槽，在沟槽中填充导电材料，这样通过深槽技术将衬底背面的电极通过沟槽中的导电材料从衬底的正面引出，整个芯片的可设计面积大大提升，进而增强产品的浪涌能力。从而解决了现有技术中电极从正面和背面两个面引出，为了给封装打线留取足够的打线空间导致芯片可设计面积严重受到限制的技术问题。

第二方面，本发明还提供了一种瞬态电压抑制二极管，包括，半导体层，所述半导体层的正面设置有第一阱区和所述半导体层的背面设置有第二阱区，所述第一阱区和所述第二阱区的掺杂类型相同或不同，其特征在于，所述第一阱区的外围设置有第一沟槽，所述第一沟槽的外围设置有第二沟槽，所述第一沟槽和所述第二沟槽贯穿所述半导体层并延伸至所述第二阱区，所述第一沟槽填充有绝缘材料，所述第二沟槽填充有导电材料；或，

所述第一阱区的内侧周围设置有第一沟槽，所述第一沟槽贯穿所述第一阱区和所述半导体层并延伸至所述第二阱区，所述第一阱区的外围设置有所述第二沟槽，所述第二沟槽贯穿所述半导体层并延伸至所述第二阱区，所述第一沟槽填充有绝缘材料，所述第二沟槽填充有导电材。

与现有技术相比，本发明的新型设计结构，通过在半导体层上设置深沟槽，在沟槽中填充导电材料，这样通过深槽技术将半导体层的电极通过沟槽中的导电材料从半导体层的正面引出，整个芯片的可设计面积大大提升，进而增强产品的浪涌能力，从而解决了现有技术中电极从正面和背面两个面引出，为了给封装打线留取足够的打线空间导致芯片可设计面积严重受到限制的技术问题。

第三方面，本发明还提供了一种电子产品，所述电子产品包括第一方面公开的至少一个上述技术方案所述的瞬态电压抑制二极管：