[发明专利]硅控整流器及其制造方法

说明书

本发明提供硅控整流器及其制作方法包括半导体衬底；依次相邻的第一N阱、P阱、第二N阱；第一/第二高浓度P型掺杂、第一/第二高浓度N型掺杂位于第一/第二N阱上部；第三高浓度P型掺杂位于P阱上部；第一/第二高浓度N型掺杂和第三高浓度P型掺杂之间的第一/第二N阱上方设有第一/第二栅极；第一/第二高浓度P型掺杂、第一/第二高浓度N型掺杂和第一/第二栅极连接构成第一/第二器件极。据此，第一/第二器件极连接正/负高压的输入输出端，均形成PNPN通道而不存在导通状况，在应用的电路实现了可同时适用于正负高压的双向的防静电保护功能，且具有较好的漏电性能。

技术领域

本发明涉及半导体集成电路器件技术领域，特别涉及一种硅控整流器。

本发明还涉及半导体器件制造技术领域，特别涉及一种硅控整流器的制造方法。

背景技术

在高压集成电路防静电保护(ESD，Electro-Static Discharge)设计领域，现有技术中采用无回滞效应硅控整流器(No-Snapback SCR，No-Snapback Silicon ControlledRectifier)多级串联应用于高压端口的防静电保护电路设计的方案，该技术方案的技术效果是该设计具有节省版图面积的优点，因而该技术方案广受关注。

现有技术中国专利申请公布号CN108183101A公开了一种无回滞效应硅控整流器型ESD保护结构及其实现方法，参阅图1A所示，展示了现有技术的一种无回滞效应硅控整流器结构，在P型衬底06(P-Sub)上设有N阱04(N-Well)和P阱05(P-Well)，上再设有浅沟槽隔离层01(STI，Shallow Trench Isolation)、高浓度P型掺杂02(P+)、高浓度N型掺杂03(N+)。在N阱04区域上方的高浓度P型掺杂02、高浓度N型掺杂03连接后形成阳极071(anode)，在P阱05区域上方的高浓度P型掺杂02、高浓度N型掺杂03连接后形成阴极072(cathode)。但是，现有技术的该无回滞效应硅控整流器是一种单向器件，只适用于正高压端口的防静电保护电路设计，即图1A中所示的PNPN通道081a(PNPN Path)。而该无回滞效应硅控整流器不适用于负高压端口的防静电保护电路设计，原因是，当该硅控整流器的阳极为负高压时，电路功能类似于一个正向偏置二极管(forward biased diode)，即该硅控整流器内部寄生的二极管处于正向导通状态，参阅图1A所示的PN通道082a(PN Path)，从而导致该高压端口的电路功能失效。

参阅图1B所示，展示了现有技术的一种双向无回滞效应硅控整流器结构，与前一个现有技术相比，本现有技术结构是对称结构，前一现有技术的阳极结构(换句话说，将前一个现有技术结构中的阴极结构部分全部去除)对称的分布在上表面全部高浓度P型掺杂02的P阱(P-Well)05两侧，具体的结构参看附图1B，在P型衬底06(P-Sub)上对称设有设有两个N阱04(N-Well)和一个P阱05(P-Well)，在P阱05上部设有高浓度P型掺杂02，在N阱04上部分别设有高浓度P型掺杂02、高浓度N型掺杂03，浅沟槽隔离层01分设于N阱04上部分的高浓度P型掺杂02的外侧。各个N阱04区域上方的高浓度P型掺杂02、高浓度N型掺杂03分别连接后形成第一极071b(anode)和第二极072(cathode)。第二个现有技术的无回滞效应硅控整流器，能够解决第一个现有技术的单向器件的问题。参阅图1B所示，当第一极071b(可以定义为阳极，也可以与第二极072b互换)上施加正高压、负高压的时候，该硅控整流器内部的通道为PNPN通道081b、PNPN通道082b，均能截止，不存在导通情况。