[发明专利]异质集成芯片的系统级封装结构

说明书

本发明提供了一种异质集成芯片的系统级封装结构，包括：封装基板；硅通孔转接板，所述硅通孔转接板上开设有多个硅通孔，所述硅通孔转接板的底部设置有与多个凸点，所述硅通孔转接板通过所述凸点固定安装在所述封装基板上，所述硅通孔转接板通过所述凸点与所述封装基板电连接；凸点芯片，所述凸点芯片的底部设置有多个小微凸点，所述凸点芯片通过所述小微凸点固定安装在所述硅通孔转接板上，所述凸点芯片通过所述小微凸点与所述硅通孔转接板电连接；本封装结构有效的提高功能的集成度，同时减小了芯片在PCB板上占用空间，同时统一封装不同芯片有利于节省加工工序，使得封装效率得到了提高。

技术领域

本发明涉及芯片封装技术，特别涉及一种异质集成芯片的系统级封装结构。

背景技术

随着5G、人工智能(AI)、车用电子、物联网(IoT)、高效运算(HPC)等半导体新应用领域百花齐放，晶圆制造先进制程走向7、5、3nm，但随着摩尔定律逐渐逼近物理极限，让摩尔定律延寿的良方之一为先进封装技术，包括扇出型晶圆级封装(FOWLP)、2.5D/3D IC封装，更进一步进入能够异质集成的3D晶圆堆叠封装。因应异质集成需求的SiP封装模块势必有更大量能需求。

硅通孔技术(TSV)实现Die与Die间的垂直互连，通过在Si上打通孔进行芯片间的互连，无需引线键合，有效缩短互连线长度，减少信号传输延迟和损失，提高信号速度和带宽，降低功耗和封装体积，是实现多功能、高性能、高可靠性且更轻、更薄、更小的芯片系统级封装。由于3D TSV封装工艺在设计、量产、测试及供应链等方面还不成熟，且工艺成本较高，目前业界采用介于2D和3D之前的2.5D连接层封装形式，通过在Die和基板间添加一层连接层，大幅度提高封装的输入输出(I/O)信号密度。

在2.5D封装上，台积电已经投产COWOS工艺数年，这种工艺能够提供优化的系统效能(提升3到6倍)、更小的产品外观尺寸，并且明显改善芯片之间的传输带宽。因应人工智慧(AI)世代高效运算(HPC)芯片需求，台积电第五代COWOS封装制程也将于2020年问世。

在焊点尺寸逐渐向3-5μm的小尺寸下，异质芯片，包括不同功能、不同代次、不同封装形式等芯片的系统级集成封装成为新兴半导体产业应用问题的有效解决途径。传统的集成形式不能将多种异质概念的芯片统一于同一封装体中，其往往通过PCB电路板实现不同功能或代次芯片的联合应用，这一途径对于封装体的空间占用及集成度的提高有明显的限制作用，并且容易在封装中出现寄生电容、电感等影响芯片性能发挥的诸多因素，不利于信号传输。台积电的COWOS封装技术成为2.5D封装的关键解决方式，然而其封装的芯片多为FC-BGA形式，不能够实现对于所有封装形式芯片的异质集成。

发明内容

本发明提供了一种异质集成芯片的系统级封装结构，其目的是为了解决现有技术芯片集成程度不高、占用空间过大的问题。

为了达到上述目的，本发明的实施例提供了一种异质集成芯片的系统级封装结构，包括：

封装基板；

硅通孔转接板，所述硅通孔转接板上开设有多个硅通孔，所述硅通孔转接板的底部设置有与多个凸点，所述硅通孔转接板通过所述凸点固定安装在所述封装基板上，所述硅通孔转接板通过所述凸点与所述封装基板电连接；

凸点芯片，所述凸点芯片的底部设置有多个小微凸点，所述凸点芯片通过所述小微凸点固定安装在所述硅通孔转接板上，所述凸点芯片通过所述小微凸点与所述硅通孔转接板电连接；

3D-IC芯片，所述3D-IC芯片通过微凸点和所述硅通孔以倒装焊接在所述硅通孔转接板上，所述3D-IC芯片通过所述微凸点和硅通孔与所述硅通孔转接板电连接。

其中，所述封装基板上设置有引线键合芯片，所述引线键合芯片的底部涂设有TIM材料，所述引线键合芯片通过所述TIM材料与所述封装基板粘接安装。