[发明专利]半导体结构及其制备方法

说明书

本发明涉及一种半导体结构，包括：基底；第一支撑层，电容接触结构，形成于基底内，第一支撑层内形成有电容孔，电容接触结构延伸至第一支撑层内的部分与第一支撑层之间具有间隙；下电极层，包括主体部及延伸部；延伸部填充于间隙内，不仅下电极层的主体部接触电容接触结构，同时下电极层的延伸部接触电容接触结构靠近第一支撑层的侧面，使得下电极层与电容接触结构之间的接触面积增大，因此降低了接触电阻，同时主体部与延伸部共同组成下电极层使得下电极层呈嵌入第一支撑层与电容接触结构之间的状态，增加了下电极层的稳定性，能够在一定程度上防止电容侧倾或产生剥落缺陷，有利于动态存储器进一步缩小半导体元件的尺寸大小。

技术领域

本发明涉及半导体领域，特别是涉及半导体结构及其制备方法。

背景技术

动态随机存取存储器(DRAM)单元包括用于存储电荷的电容器和存取电容器的晶体管。随着几何尺寸按照摩尔定律不断减小，集成电路内半导体元件的密度会随之增加，从而使半导体元件尺寸之间的间距会随之缩小，电容接触结构与电容的接触电阻也在不断增大，这在一定程度上会对存储器的性能造成影响，并限制了存储器尺寸的缩减。

发明内容

基于此，有必要针对上述问题，提供一种半导体结构及其制备方法。其具有利于动态存取存储器进一步缩小半导体元件的尺寸的效果。

一种半导体结构，包括：

基底；

第一支撑层，形成于所述基底上；

电容接触结构，形成于所述基底内，且部分延伸至所述第一支撑层内；所述第一支撑层内形成有电容孔，所述电容孔暴露出所述电容接触结构延伸至所述第一支撑层内的部分；所述电容接触结构延伸至所述第一支撑层内的部分与所述第一支撑层之间具有间隙；

下电极层，包括主体部及延伸部；所述主体部的底部覆盖所述电容接触结构的上表面；所述延伸部位于所述主体部的下方，与所述主体部一体连接，所述延伸部填充于所述间隙内，且与所述电容接触接触结构相接触。

通过上述技术方案，不仅下电极层的主体部接触电容接触结构，同时下电极层的延伸部接触电容接触结构靠近第一支撑层的侧面，使得下电极层与电容接触结构之间的接触面积增大，因此降低了接触电阻，同时主体部与延伸部共同组成下电极层使得下电极层呈嵌入第一支撑层与电容接触结构之间的状态，增加了下电极层的稳定性，能够在一定程度上防止电容侧倾或产生剥落缺陷，有利于动态存储器进一步缩小半导体元件的尺寸大小。

在其中一个实施例中，所述电容接触结构的纵截面形状为Z形。

在其中一个实施例中，所述半导体结构还包括：

第二支撑层，位于所述第一支撑层的上方，且与所述第一支撑层具有间距；

第三支撑层，位于所述第二支撑层的上方，且与所述第二支撑层具有间距；

所述电容孔还贯穿所述第三支撑层及所述第二支撑层，并延伸至所述第一支撑层；所述下电极层的主体部还至少覆盖所述电容孔的侧壁。

在其中一个实施例中，所述半导体结构还包括：

电容介质层，覆盖所述下电极层的表面；

上电极层，覆盖所述电容介质层的表面。

本发明还提供了一种半导体结构的制备方法，包括如下步骤：

提供基底；

于所述基底内形成有电容接触结构，所述电容接触结构部分延伸至所述基底上；

于所述电容接触结构延伸至所述基底上的部分的侧面形成沟槽牺牲层；

于所述基底上形成第一支撑层，所述第一支撑层覆盖所述电容接触结构延伸至所述基底上的部分及所述沟槽牺牲层；