[发明专利]提供对于高性能微处理器的高产出工艺的管芯互连方案

权利要求书

1.一种管芯，包括：

多个半导体区；

连接所述多个半导体区以提供功能上整体式的基底管芯的互连结构，所述互连结构包含：

将所述多个半导体区中的一个或多个半导体区连接到一个或多个其它半导体区的一个或多个桥管芯，或者连接所述多个半导体区的顶层互连结构，或者所述一个或多个桥管芯和所述顶层互连结构两者。

2.如权利要求1所述的管芯，其中所述顶层互连结构包含将与第一半导体区对应的顶层互连连接到与第二半导体区对应的顶层互连的缝合线。

3.如权利要求1或2所述的管芯，其中所述桥管芯在第一和第二半导体区的上方被连接。

4.如权利要求1或2所述的管芯，其中所述桥管芯在第一和第二半导体区的下面被连接。

5.如权利要求1或2所述的管芯，其中所述桥管芯包含互连输入/输出（I/O）逻辑。

6.如权利要求1或2所述的管芯，其中所述桥管芯包含多个SRAM半导体层。

7.如权利要求1或2所述的管芯，其中所述多个半导体区包含可分开的象限。

8.一种封装，包括：

封装衬底；

所述封装衬底上的管芯，包含：

多个半导体区；

连接所述多个半导体区以提供功能上整体式的基底管芯的互连结构，所述互连结构包含：

将所述多个半导体区中的一个或多个半导体区连接到一个或多个其它半导体区的一个或多个桥管芯，或者连接所述多个半导体区的顶层互连结构，或者所述一个或多个桥管芯和所述顶层互连结构两者；

以及，

在所述半导体区中的每个半导体区的上方的计算管芯。

9.如权利要求8所述的封装，其中所述顶层互连结构包含将与第一半导体区对应的顶层互连连接到与第二半导体区对应的顶层互连的缝合线。

10.如权利要求8或9所述的封装，其中所述桥管芯在第一和第二半导体区的上方被连接。

11.如权利要求8或9所述的封装，其中所述桥管芯在第一和第二半导体区的下面被连接。

12.如权利要求8或9所述的封装，其中所述桥管芯包含互连输入/输出（I/O）逻辑。

13.如权利要求8或9所述的封装，其中所述桥管芯包含多个SRAM半导体层。

14.如权利要求8或9所述的封装，其中所述多个半导体区包含可分开的象限。

15.一种方法，包括：

形成缝合结构以连接与晶片上的管芯象限的多个集合中的管芯象限对应的互连；

将所述晶片划分成管芯象限的所述多个集合并且测试管芯象限的所述多个集合；

确定管芯象限的所述多个集合中的所有象限是否都通过测试；

如果管芯象限的某个集合中的所有象限都通过测试，则在单个半导体基底上收获管芯象限的该集合；以及

如果管芯象限的该集合中的所有象限没有通过测试，则执行第二划分并且留下管芯象限的该集合中的一个或多个有功能的管芯象限。

16.如权利要求15所述的方法，进一步包括：

形成一个或多个桥管芯以将所述一个或多个有功能的管芯象限连接到一个或多个其它有功能的管芯象限。

17.如权利要求15或16所述的方法，其中形成所述缝合结构包含形成将与第一管芯象限对应的顶层互连连接到与第二管芯象限对应的顶层互连的缝合线。