[发明专利]三维半导体存储器装置

说明书

一种三维半导体存储器装置可以包括：第一堆叠结构块，其包括在衬底上沿第一方向布置的第一堆叠结构；第二堆叠结构块，其包括在衬底上沿第一方向布置的第二堆叠结构；分离结构，其设置在衬底上，位于第一堆叠结构块和第二堆叠结构块之间，并且包括且第一模塑层和第二模塑层；和接触插塞，其穿透分离结构。接触插塞的底表面可以与衬底接触。

相关申请的交叉引用

本申请要求于2018年11月28日在韩国知识产权局提交的编号为10-2018-0149912的韩国专利申请的优先权，所述韩国专利申请的公开通过引用其全部内容合并于此。

技术领域

本发明构思的实施例涉及半导体存储器装置，更具体地，涉及三维(3D)半导体存储器装置。

背景技术

半导体存储器装置已被高度集成来提供卓越的性能和低制造成本。半导体存储器装置的集成密度直接影响半导体存储器装置的成本，从而导致对高度集成的半导体存储器装置的需要。可以主要由单位存储器单元所占据的面积来确定二维(2D)半导体存储器装置或平面半导体存储器装置的集成密度。因此，形成精细图案的技术会极大地影响2D半导体存储器装置或平面半导体存储器装置的集成密度。然而，由于需要非常高价的设备来形成精细图案，因此2D半导体存储器装置的集成密度持续地增加，但是仍然受限。因此，已开发出三维(3D)半导体存储器装置来克服上述限制。3D半导体存储器装置可以包括三维地布置的存储器单元。

发明内容

本发明构思的实施例可以提供具有提高的电气特性的三维(3D)半导体存储器装置。

根据一些示例，一种3D半导体存储器装置可以包括：第一堆叠结构块，包括在衬底上沿第一方向并排布置的第一堆叠结构；第二堆叠结构块，包括在衬底上沿第一方向并排布置的第二堆叠结构；分离结构，设置在衬底上，位于第一堆叠结构块和第二堆叠结构块之间，并且包括第一模塑层和第二模塑层；和接触插塞，穿透分离结构。接触插塞的底表面可以与衬底接触。

根据一些示例，一种3D半导体存储器装置可以包括：第一堆叠结构块，包括在第一衬底上沿第一方向并排布置的第一堆叠结构；第二堆叠结构块，包括在第一衬底上沿第一方向并排布置的第二堆叠结构；分离结构，设置在第一衬底上，位于第一堆叠结构块和第二堆叠结构块之间，并且包括第一模塑层和第二模塑层；第一接触插塞，穿透分离结构和第一衬底；第二接触插塞，穿透分离结构并且连接到第一衬底；和连接线，连接第一接触插塞和第二接触插塞。

根据一些示例，一种3D半导体存储器装置可以包括：第一堆叠结构块，包括在衬底上沿第一方向并排布置的第一堆叠结构，其中，第一堆叠结构块包括具有壁结构的第一端部；分离结构，设置在衬底上，并且设置在第一堆叠结构块的第一端部的第一侧壁上；和第一接触插塞，穿透分离结构并且沿第一端部的第一侧壁布置。

附图说明

鉴于附图和所附详细描述，本发明构思将变得更加清楚。

图1是示出根据本发明构思的一些实施例的三维(3D)半导体存储器装置的单元阵列的示意性电路示图。

图2是示出根据本发明构思的一些实施例的包括3D半导体存储器装置的半导体晶圆的平面示图。

图3A是图2的半导体芯片的放大示图。

图3B是图2的半导体芯片的放大示图。

图4是图3A的部分“A”的放大示图。

图5是沿图4的线I-I’截取的用于示出根据本发明构思的一些实施例的3D半导体存储器装置的截面图。

图6是沿图4的线II-II’截取的用于示出根据本发明构思的一些实施例的3D半导体存储器装置的截面图。

图7是图5的部分“B”的放大示图。