[发明专利]一次可编程存储器的读写电路

说明书

本公开提供一种一次可编程存储器的读写电路，包括：反熔丝阵列，包括：n*n个反熔丝单元，耦接在第一节点和第二节点之间，反熔丝单元中的开关元件的控制端分别耦接于不同字线信号和位线信号的与信号；并联在第二节点和第二电压源之间的第一开关元件和第一电容；基准阵列，包括串联在第一节点和第三节点之间的基准电阻和基准开关元件，基准开关元件的控制端耦接于n*n个与信号的或信号；并联在第三节点和第二电压源之间的第二开关元件和第二电容；比较电路，第一输入端耦接于第二节点，第二输入端耦接于第三节点。本公开实施例具有较简洁的电路连接、较小的电路面积、较高的电路可靠性。

技术领域

本公开涉及集成电路技术领域，具体而言，涉及一种一次可编程存储器的读写电路。

背景技术

一次可编程(One Time Programmable，OTP)存储器可将数据存储在均具有未编程状态或已编程状态的多个OTP单元中。OTP单元通常包括熔丝元件或反熔丝元件，熔丝元件或反熔丝元件被编程后，处于不可恢复状态，这种状态不受断电影响，从而可以稳定地存储数据。

在DRAM(Dynamic Random Access Memory，动态随机存取存储器)中，通常使用OTP单元来控制冗余(redundancy)存储单元的打开或关断。例如，当有一个字线对应的存储单元区域的存储单元有缺陷时，对应的OTP单元将被编程(OTP单元的输出状态由“0”到“1”)，DRAM的控制电路将关闭对这个存储单元区域的存储单元的读写，打开冗余区域的一个存储单元的读写，用冗余区域对应的存储单元取代有缺陷的存储单元区域的存储单元，修复DRAM缺陷。

图1是相关技术中OTP单元的读写电路的示意图。从图1可以看出，每个存储单元均连接有对应的反熔丝元件与检测元件，这种连接方式在大规模集成电路中，会造成电路面积大、连线复杂的问题。由于元件众多、连线复杂，电路可靠性也会相应降低。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种一次可编程存储器的读写电路，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的读写电路面积大、电路复杂、可靠性低等问题。

根据本公开的一个方面，提供一种一次可编程存储器的读写电路，包括：

反熔丝阵列，包括：

n*n个反熔丝单元，每个所述反熔丝单元包括耦接的反熔丝元件和开关元件，所述反熔丝单元的第一端耦接于第一节点，第二端耦接于第二节点，每个反熔丝单元中的开关元件的控制端分别耦接于不同字线信号和位线信号的与信号，其中，所述第一节点耦接于镜像电流源，所述镜像电流源电连接于第一电压源；

并联在所述第二节点和第二电压源之间的第一电容和第一开关元件，所述第一开关元件的控制端耦接于第一控制信号；

基准阵列，包括：

串联在所述第一节点和第三节点之间的基准电阻和基准开关元件，所述基准开关元件的控制端耦接于n*n个所述与信号的或信号；

并联在所述第三节点和所述第二电压源之间的第二电容和第二开关元件，所述第二开关元件的控制端耦接于第二控制信号；

比较电路，第一输入端耦接于所述第二节点，第二输入端耦接于所述第三节点，用于根据所述第二节点和所述第三节点的电压比较结果判断反熔丝是否发生编程操作。

在本公开的一种示例性实施例中，在写状态时，所述第一开关元件导通，所述第二开关元件关断；在读状态时，所述第一控制信号和所述第二控制信号为相位相同的脉冲信号。