[发明专利]一种数字控制宽范围时钟占空比调整系统

权利要求书

1.一种数字控制宽范围时钟占空比调整系统，其特征在于，所述系统包括：以全摆幅的数字信号形式传输的差分时钟输入信号clkinp和clkinn、由数字逻辑单元CMOS反相器和占空比调整电路构成的前向通路、分别和输出时钟信号clkoutp和clkoutn以及占空比调整电路连接的反馈环路；

第一反相器输入端连接输入信号clkinp，输出端和第反三相器输出端、第四反相器输入端都连接值占空比调整电路输入端；第二反相器输入端连接输入信号clkinn，输出端和第三反相器输入端、第四反相器输出端都连接值占空比调整电路输入端；

第五反相器输入端连接占空比调整电路输出端，输出端和第七反相器输出端、第八反相器输入端都连接到第六反相器输入端；第六反相器输出输出端时钟信号clkoutp；第九反相器输入端连接占空比调整电路输出端，输出端和第七反相器输入端、第八反相器输出端都连接到第十反相器输入端；第十反相器输出输出端时钟信号clkoutn。

2.根据权利要求1所述的数字控制宽范围时钟占空比调整系统，其特征在于，所述占空比调整电路包括第十一反相器和至少两个以二进制或线性的形式叠加的占空比调整单元，配合控制信号pu<N:0>，pn<N:0>实现占空比调整；

第十一反相器输入端和所有的占空比调整单元的输入都连接到IN，CMOS反相器第十一反相器和所有的占空比调整单元的输出都连接到OUT。

3.根据权利要求2所述的数字控制宽范围时钟占空比调整系统，其特征在于，所述占空比调整单元包括：

第一晶体管MP1源极接电源，栅极接数字信号pu信号，漏极接第二晶体管MP2源极；第二晶体管MP2漏极接第四晶体管MN2漏极输出为占空比调整过的时钟信号；第二晶体管MP2栅极接第四晶体管MN2栅极连接输入时钟信号IN；第三晶体管MN1栅端接数字信号pn信号，漏极接第四晶体管MN2源极，源极接地。

4.根据权利要求2所述的数字控制宽范围时钟占空比调整系统，其特征在于，所述占空比调整单元包括：

第一晶体管MP1源极接电源，栅极接数字信号IN信号，漏极接第二晶体管MP2源极；第二晶体管MP2漏极接第四晶体管MN2漏极输出为占空比调整过的时钟信号；第二晶体管MP2栅极接连接输入时钟信号pu信号；第四晶体管MN2栅极连接输入时钟信号pn信号，源极接第三晶体管MN1漏极；第三晶体管MN1栅端接数字信号IN信号，源极接地。

5.根据权利要求3或4任意一项所述的数字控制宽范围时钟占空比调整系统，其特征在于，第一晶体管MP1、第二晶体管MP2为PMOS管，第三晶体管MN1和第四晶体管MN2为NMOS管。

6.根据权利要求1所述的数字控制宽范围时钟占空比调整系统，其特征在于，所述反馈环路包括由占空比检测电路，误差消除电路，采样锁存电路和误差校正逻辑；

占空比检测电路采用RC低通滤波器结构将差分时钟信号的占空比信息转换为差分直流电压并将其输出至误差消除电路；

误差消除电路采用开关电容运算放大器结构，在误差消除相位阶段，输入端选通共模电压存储失调电压，在放大阶段输入端选通差分直流电压，将差分电压放大后输出至采样锁存电路；

采样锁存电路采集前一级的差分输出，并将其转换为数字逻辑信号送入误差校正逻辑；

误差校正逻辑将前一级的输出信号累积运算后输出多比特数字信号，最终控制占空比调整电路调整差分时钟的占空比。

7.根据权利要求6所述的数字控制宽范围时钟占空比调整系统，其特征在于，所述占空比检测电路为一阶RC低通滤波器或多级RC低通滤波器级联。