[发明专利]一种数字控制宽范围时钟占空比调整系统

说明书

本发明提供的一种数字控制宽范围时钟占空比调整系统，包括以全摆幅的数字信号形式传输的差分时钟输入信号clkinp和clkinn、由数字逻辑单元CMOS反相器和占空比调整电路构成的前向通路、分别和输出时钟信号clkoutp和clkoutn以及占空比调整电路连接的反馈环路。本发明中整个环路采用数字控制，大大减低了系统功耗，且数控的占空比调整电路可实现更宽的调整范围。环路中采用的误差消除电路不仅能消除芯片工艺本身带来的失调电压，还采用全差分结构，进一步提高了系统调整精度。

技术领域

本发明属于集成电路技术领域，具体涉及一种数字控制宽范围时钟占空比调整系统。

背景技术

随着通信技术和集成电路工艺的不断发展，信息传输量的要求也随之不断提高，并行传输严重影响了传输速度，串行通信技术成为高速电路接口的主流技术，而串行通信技术需要高速时钟数据，从而芯片工作速度也持续提高，一方面更高的速率要求系统需要满足更苛刻的时序，时钟的性能成为系统性能的瓶颈；另一方面速率越高设计难度越大。为了避免上述问题，半速率结构应运而生，它可以将时钟速率减半，利用多相位来实现高速数据传输。这样虽然降低了时钟速率，但是却也引入了新的问题：时钟的占空比成为一个比较重要的性能指标，高速时钟的占空比抖动会严重影响系统性能，使系统工作不稳定。而时钟占空比调整电路，能有效改善这个问题。

现有技术中调节时钟占空比的常用方法有如下两种：

第一种，参阅图1，如中华人民共和国专利(CN107612529 A)介绍的占空比调整反馈环路，差分时钟信号的前向通路由时钟驱动单元和时钟整形单元构成，输出差分时钟信号经过积分器检测时钟占空比后，在通过线型电压转换单元作为调节电路，输出反馈与时钟驱动单元的输出上，用于调整输出时钟的占空比。具体地，电路框图如图1所示，该专利的占空比调整环路全部由模拟电路实现，虽然可在一定范围内纠正占空比，使其保持在50％左右，但由于模拟环路的特性限制，调整范围较小，功耗较大，且环路中的积分器和线性电压转换单元会引入一定的失调电压，系统的调整精度也不理想。

第二种，参阅图2，如美国专利(US6320438)介绍的占空比调整电路也是一个全部由模拟电路构成的反馈环路，时钟信号在经过最后一级驱动输出后，通过电阻电容构成的滤波器将时钟的占空比信息转换为直流电压后，与一个基准电压作比较，经过误差放大器输出一个模拟电压反馈到时钟前向通路中的时钟驱动单元上，控制驱动单元的上端和下端的电阻负载，最终实现占空比调整。该专利提出的占空比调整环路也是利用模拟反馈环路调整占空比，其调整范围有限且功耗偏大，环路中误差放大器本身会引入失调电压，且与固定的电压VDD/2比较，实际情况下即使时钟占空比为准确的50％，其经过低通滤波后的电压也可能与VDD/2有微小的差距，这都会造成系统调整精度不高的问题。

发明内容

针对现有技术中存在的缺陷，本发明的目的是提供一种数字控制宽范围时钟占空比调整系统既可提高占空比调整范围，且不增加系统功耗，还能提高调整精度。

为达到以上目的，本发明采用的技术方案是：一种数字控制宽范围时钟占空比调整系统，包括：以全摆幅的数字信号形式传输的差分时钟输入信号clkinp和clkinn、由数字逻辑单元CMOS反相器和占空比调整电路构成的前向通路、分别和输出时钟信号clkoutp和clkoutn以及占空比调整电路连接的反馈环路；

第一反相器输入端连接输入信号clkinp，输出端和第反三相器输出端、第四反相器输入端都连接值占空比调整电路输入端；第二反相器输入端连接输入信号clkinn，输出端和第三反相器输入端、第四反相器输出端都连接值占空比调整电路输入端；

第五反相器输入端连接占空比调整电路输出端，输出端和第七反相器输出端、第八反相器输入端都连接到第六反相器输入端；第六反相器输出输出端时钟信号clkoutp；第九反相器输入端连接占空比调整电路输出端，输出端和第七反相器输入端、第八反相器输出端都连接到第十反相器输入端；第十反相器输出输出端时钟信号clkoutn。