[发明专利]半导体装置和其制造方法

说明书

本申请案涉及半导体装置和其制造方法。半导体装置具有在所述半导体装置的底部侧处与接地平面接触的保形涂层。在一个实施例中，半导体装置包含耦合到封装衬底的第一表面的半导体裸片。所述半导体装置还可包含覆盖所述封装衬底和所述半导体裸片的至少一部分的模制材料。所述半导体装置还可包含接地平面，所述接地平面在所述封装衬底中，且通过所述封装衬底的与所述第一表面相对的第二表面中的开口暴露。所述半导体装置还可以包含通过所述开口耦合到所述接地平面的保形涂层，所述保形涂层可以屏蔽所述半导体装置免受电磁干扰。

技术领域

本发明总体上涉及半导体装置。特定来说，本技术涉及包含具有用于封装内接地和保形涂层触点的焊接掩模开口的半导体封装的半导体装置，以及相关联系统和方法。

背景技术

微电子装置通常具有裸片(即，芯片)，所述裸片包含具有非常小组件的高密度的集成电路。通常，裸片包含电耦合到集成电路的非常小的接合垫的阵列。接合垫为外部电触点，通过所述外部电触点将供应电压、信号等传输至集成电路或从集成电路传输。在形成裸片之后，将其“封装”以将接合垫耦合到更大的电端子阵列，所述电端子阵列可更容易地耦合到各种电源线、信号线及接地线。

封装裸片的常规工艺包含将裸片上的接合垫电耦合到引线、球形垫或其它类型的电端子阵列，且囊封裸片以保护其免受环境因素(例如，水分、颗粒、静电，和物理影响)。例如，微电子装置的小组件、裸片和/或集成电路通常易受电磁干扰(EMI)的影响。因此，可以将一或多种导电或磁性材料的保形涂层施加在微电子装置的顶部和侧面上方以提供电磁屏蔽。到达微电子装置的底部部分的涂层称为底面沉积、背面溢出或背面溢出。

发明内容

在一个方面中，本申请案提供一种半导体装置，其包括：封装衬底，其具有接地平面、具有第一导电触点的第一表面，具有第二导电触点的第二表面，以及将所述第一导电触点中的个别者电耦合到所述第二导电触点中的对应者的导线；半导体裸片，其耦合到所述封装衬底的所述第一表面；模制材料，其覆盖所述封装衬底和所述半导体裸片的至少一部分；及保形涂层，其通过所述封装衬底的所述第二表面中的开口电耦合到所述接地平面，其中所述保形涂层经配置以屏蔽所述半导体装置免受电磁干扰。

在另一方面中，本申请案提供一种制造半导体装置的方法，所述方法包括：形成封装衬底，所述封装衬底包含接地平面、在所述封装衬底的第一表面处的第一导电触点，以及在所述封装衬底的第二表面处的第二导电触点，其中所述第二导电触点经由导线电耦合到所述第一导电触点中的对应者；在所述封装衬底的所述第一表面上方安置半导体裸片；在所述封装衬底的所述第一表面和所述半导体裸片的至少一部分上方形成模制材料；及在所述模制材料和所述封装衬底上方施加保形涂层，使得所述保形涂层的部分通过所述封装衬底的所述第二表面中的开口电连接到所述接地平面。

在又一方面中，本申请案提供一种半导体装置封装，其包括：半导体裸片；封装衬底，其与所述半导体裸片进行电连接，其中所述封装衬底包含：第一侧，其具有第一接合垫；第二侧，其具有封装触点；导线，其将所述第一接合垫中的个别者电连接到所述封装触点中的对应者；及接地平面，其在所述封装衬底的所述第二侧的开口中暴露；且所述封装衬底的所述第一侧附接到所述半导体裸片；及保形涂层，其覆盖在所述半导体裸片和所述封装衬底上方，其中所述保形涂层通过所述封装衬底的所述第二侧中的所述开口电连接到所述接地平面。

附图说明

参考以下图式可更好地理解本发明的许多方面。图式中的组件不一定按比例缩放。而是，重点在于清晰地图解说明本发明的原理。不应将图式用于将本发明限制于所描绘的特定实施例，而仅为了解释和理解。

图1A和1B分别为说明具有EMI屏蔽的传统半导体装置的横截面图和后视平面图。

图2A和2B分别为说明根据本技术的各种实施例配置的半导体装置的横截面图和后视平面图。

图3A和3B分别为说明根据本技术的各种实施例配置的半导体装置的横截面图和后视平面图。