[发明专利]一种3D NAND存储器擦除时的电压控制方法及装置

权利要求书

1.一种3D NAND存储器擦除时的电压控制方法，其特征在于，所述存储器包括存储单元串组成的存储阵列，每个存储单元串包括由下至上依次串接的底层选择器件、NAND存储器件和顶层选择器件，所述NAND存储器件包括真存储单元和伪存储单元，同一层的NAND存储器件的控制端连接至字线；所述存储阵列形成于衬底之上，所述底层选择器件形成于阵列共源区上，所述阵列共源区被与其具有相反掺杂类型的阱掺杂区包围；

所述伪存储单元的数量至少包括两个，一个位于所述顶层选择器件的一侧，另一个位于所述底层选择器件的一侧；

所述擦除时的电压控制方法包括：

在真存储单元的字线的偏置电压处于擦除控制电压时，将阱掺杂区的偏置电压上升至擦除工作电压并保持所述擦除工作电压；在阱掺杂区的偏置电压上升至第一中间电压期间，将伪存储单元的字线的偏置电压保持在第一预设电压，所述第一预设电压小于所述第一中间电压，而后，将伪存储单元的字线设置为浮置状态。

2.根据权利要求1所述的电压控制方法，其特征在于，所述擦除时的电压控制方法还包括：

在阱掺杂区的偏置电压上升至第二中间电压期间，将顶层选择器件的字线的偏置电压保持在第二预设电压，所述第二预设电压小于所述第二中间电压，而后，将顶层选择器件的字线的偏置电压设置为浮置状态；和/或，在阱掺杂区的偏置电压上升至第三中间电压期间，将底层选择器件的字线的偏置电压保持在第三预设电压，所述第三预设电压小于所述第三中间电压，而后，将底层选择器件的字线的偏置电压设置为浮置状态。

3.根据权利要求2所述的电压控制方法，其特征在于，所述第一预设电压、第二预设电压和第三预设电压的电压值为大于0伏且小于所述阱掺杂区的擦除工作电压。

4.根据权利要求1-3中任一项所述的电压控制方法，其特征在于，将阱掺杂区的偏置电压上升至擦除工作电压，包括：以阶梯式上升的方式将阱掺杂区的偏置电压上升至擦除工作电压。

5.根据权利要求4所述的电压控制方法，其特征在于，阱掺杂区的偏置电压以及浮置状态的控制方法包括：

根据变化的电压控制信号产生递增电压，并将所述递增电压转换为阱掺杂区的偏置电压；

当变化的电压控制信号为预设值时，产生浮置控制信号，所述浮置控制信号用于浮置状态的切换。

6.根据权利要求4所述的电压控制方法，其特征在于，阱掺杂区的偏置电压以及浮置状态的控制方法包括：

根据变化的电压控制信号产生递增电压，并将该递增电压转换为阱掺杂区的偏置电压；

将所述递增电压或者阱掺杂区的偏置电压与需要浮置时对应的电压进行比较，当大于所述需要浮置时对应的电压时，输出浮置控制信号，所述浮置控制信号用于浮置状态的切换。

7.一种3D NAND存储器擦除时的电压控制装置，其特征在于，所述存储器包括存储单元串组成的存储阵列，每个存储单元串包括由下至上依次串接的底层选择器件、NAND存储器件和顶层选择器件，所述NAND存储器件包括真存储单元和伪存储单元，同一层的NAND存储器件的控制端连接至字线；所述存储阵列形成于衬底之上，所述底层选择器件形成于阵列共源区上，所述阵列共源区被与其具有相反掺杂类型的阱掺杂区包围；

所述伪存储单元的数量至少包括两个，一个位于所述顶层选择器件的一侧，另一个位于所述底层选择器件的一侧；

所述电压控制装置包括：

阱掺杂区偏置电压控制单元，用于在真存储单元的字线的偏置电压处于擦除控制电压时，将阱掺杂区的偏置电压上升至擦除工作电压并保持所述擦除工作电压；

浮置状态控制单元，用于在阱掺杂区的偏置电压上升至第一中间电压期间，将伪存储单元的字线的偏置电压保持在第一预设电压，所述第一预设电压小于所述第一中间电压，而后，将伪存储单元的字线设置为浮置状态。