[发明专利]一种3D NAND存储器擦除时的电压控制方法及装置

说明书

本发明提供一种3D NAND存储器擦除时的电压控制方法，在真存储单元的字线的偏置电压处于擦除控制电压时，将阱掺杂区的偏置电压上升至擦除工作电压并保持所述擦除工作电压，在阱掺杂区的偏置电压上升至第一中间电压期间，将伪存储单元的字线的偏置电压保持在第一预设电压，而后，将伪存储单元的字线设置为浮置状态，其中，第一预设电压小于第一中间电压，这样，减小伪存储单元所在的字线的电压与相邻的真存储单元所在的字线的电压差，避免在真存储器单元所在的字线和伪存储器所在的字线之间产生隧穿，从而避免伪存储器单元阈值电压漂移，避免存储器单元串电流的降低，进而避免真存储器单元的读错误。

技术领域

本发明涉及存储器的集成电路设计领域，特别涉及一种3D NAND存储器擦除时的电压控制方法及装置。

背景技术

NAND闪存具有功耗低、质量轻且性能佳的非易失存储产品，在电子产品中得到了广泛的应用，而为了进一步提高存储容量，降低每比特的存储成本，提出了3D NAND存储器。

在3D NAND存储器中，由存储器单元串构成存储阵列，从而在三维方向上形成存储器单元，在存储器单元串中包含有实际用于存储的真存储器单元和并不实际用于存储的伪存储器单元。在进行存储器单元的擦除操作时，伪存储器单元所在的字线为浮置状态。而在擦除操作中，伪存储器单元所在的字线的电压被阱掺杂区的电压耦合到很高，导致伪存储器单元阈值电压漂移。随着擦除次数的增多，伪存储器单元的阈值电压不断飘移，这会导致存储器单元串电流的降低，从而导致真存储器单元的读错误。

发明内容

有鉴于此，本发明的目的在于提供一种3D NAND存储器擦除时的电压控制方法及装置，降低真存储单元的读错误。

为实现上述目的，本发明有如下技术方案：

一种3D NAND存储器擦除时的电压控制方法，所述存储器包括存储单元串组成的存储阵列，每个存储单元串包括由下至上依次串接的底层选择器件、NAND存储器件和顶层选择器件，所述NAND存储器件包括真存储单元和伪存储单元，同一层的存储器件的控制端连接至字线；所述存储阵列形成于衬底之上，所述底层选择器件形成于阵列共源区上，所述阵列共源区被与其具有相反掺杂类型的阱掺杂区包围；

所述擦除时的电压控制方法包括：

在真存储单元的字线的偏置电压处于擦除控制电压时，将阱掺杂区的偏置电压上升至擦除工作电压并保持所述擦除工作电压；在阱掺杂区的偏置电压上升至第一中间电压期间，将伪存储单元的字线的偏置电压保持在第一预设电压，所述第一预设设电压小于所述第一中间电压，而后，将伪存储单元的字线设置为浮置状态。

可选的，所述擦除时的电压控制方法还包括：

在阱掺杂区的偏置电压上升至第二中间电压期间，将顶层选择器件的字线的偏置电压保持在第二预设电压，所述第二预设电压小于所述第二中间电压，而后，将顶层选择器件的字线的偏置电压设置为浮置状态；和/或，在阱掺杂区的偏置电压上升至第三中间电压期间，将底层选择器件的字线的偏置电压保持在第三预设电压，所述第三预设电压小于所述第三中间电压，而后，将底层选择器件的字线的偏置电压设置为浮置状态。

可选的，所述第一预设电压、第二预设电压和第三预设电压的电压值为大于0伏且小于所述阱掺杂区的擦除工作电压。

可选的，将阱掺杂区的偏置电压上升至擦除工作电压，包括：以阶梯式上升的方式将阱掺杂区的偏置电压上升至擦除工作电压。

可选的，阱掺杂区的偏置电压以及浮置状态的控制方法包括：

根据变化的电压控制信号产生递增电压，并将所述递增电压转换为阱掺杂区的偏置电压；

当变化的电压控制信号为预设值时，产生浮置控制信号，所述浮置控制信号用于浮置状态的切换。

可选的，阱掺杂区的偏置电压以及浮置状态的控制方法包括：