[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括全环栅场效应晶体管(GAA FET)，所述全环栅场效应晶体管包括：

沟道区，由第一半导体材料制成，所述沟道区设置在由第二半导体材料制成的底部鳍层上方；以及

源极/漏极区，由第三半导体材料制成，其中：

所述第一半导体材料是Si_1-xGe_x，其中，0.9≤x≤1.0，并且

所述第二半导体材料是Si_1-yGe_y，其中，y＜x并且0.3≤y≤0.7。

2.根据权利要求1所述的半导体器件，其中：

所述全环栅场效应晶体管是p型场效应晶体管，并且

所述第三半导体材料是Si_1-wGe_w，其中，x≤w并且0.9≤w≤1.0。

3.根据权利要求2所述的半导体器件，其中，x＝w。

4.根据权利要求3所述的半导体器件，其中，所述第一半导体材料和所述第三半导体材料是Ge。

5.根据权利要求1所述的半导体器件，其中：

所述全环栅场效应晶体管是p型场效应晶体管，并且

所述第三半导体材料是GeSn。

6.根据权利要求1所述的半导体器件，其中，每个所述沟道区是由所述第一半导体材料和所述第二半导体材料之间的晶格失配引起的压缩应变的。

7.根据权利要求6所述的半导体器件，其中，所述沟道区均不与所述底部鳍层接触。

8.根据权利要求1所述的半导体器件，其中：

所述全环栅场效应晶体管是n型场效应晶体管，并且

所述第三半导体材料是Si_1-zGe_z，其中，0≤z≤0.3。

9.一种半导体器件，包括均设置在半导体衬底上方的p型全环栅场效应晶体管(GAAFET)和n型全环栅场效应晶体管，其中：

所述p型全环栅场效应晶体管包括：

第一沟道区，由第一半导体材料制成，所述第一沟道区设置在由第二半导体材料制成的第一底部鳍层上方；以及

第一源极/漏极区，包括由第三半导体材料制成的第一外延层，所述n型全环栅场效应晶体管包括：

第二沟道区，由所述第一半导体材料制成，所述第二沟道区设置在由所述第二半导体材料制成的第二底部鳍层上方；以及

第二源极/漏极区，包括由第四半导体材料制成的第二外延层，其中：

所述第一半导体材料是Si_1-xGe_x，其中，0.9≤x≤1.0，

所述第二半导体材料是Si_1-yGe_y，其中，yx并且0.3≤y≤0.7，

所述第三半导体材料是GeSn或Si_1-wGe_w，其中，x≤w并且0.9≤w≤1.0，并且

所述第四半导体材料是SiC或Si_1-zGe_z，其中，0≤z≤0.3。

10.一种制造半导体器件的方法，包括：

在衬底上方形成在垂直方向上交替堆叠的第一半导体层和第二半导体层的多层结构；

将所述多层结构图案化为鳍结构，所述鳍结构包括交替地堆叠在底部鳍结构上方的第一半导体层和第二半导体层；

在所述鳍结构上方形成牺牲栅极结构，所述牺牲栅极结构覆盖所述鳍结构的第一部分，并且暴露所述鳍结构的第二部分，所述鳍结构的所述第一部分包括沟道区，并且所述鳍结构的所述第二部分包括源极/漏极区；

在所述源极/漏极区中形成源极/漏极外延层；

去除所述牺牲栅极结构以暴露所述沟道区；

去除所述沟道区中的所述第二半导体层，从而暴露所述沟道区中的所述第一半导体层；以及

在所述沟道区中的所述第一半导体层周围形成栅极介电层和栅电极层，其中：

所述第一半导体层由Si_1-xGe_x制成，其中，0.9≤x≤1.0，并且

所述底部鳍结构由Si_1-yGe_y制成，其中，yx并且0.3≤y≤0.7。