[发明专利]芯片和电子器件

说明书

本发明提供一种芯片，包括衬底和保护环结构，保护环结构设于衬底并环绕衬底的边缘布置，保护环结构包括内环和外环，该保护环结构还包括压力分散结构，该压力分散结构包括压力分散单元，压力分散单元设于衬底，并连接于内环与外环之间。本发明的芯片通过在保护环结构中设置压力分散结构，且该压力分散结构包括压力分散单元，压力分散单元连接于保护环结构的内环和外环之间，显著提高了保护环结构的强度，进而提升其抗压能力，减少芯片因应力产生的裂纹，大大降低了芯片的破损率。

技术领域

本发明涉及电子器件技术领域，尤其涉及一种芯片和电子器件。

背景技术

在半导体集成电路芯片上，一般围绕集成电路设置保护环，保护环一般由互连层金属和插塞层金属形成，且临近芯片的切割道，作为芯片在封装以及切割过程中的保护屏障，防止芯片被破坏，同时能够防止水分进入芯片内部而造成集成电路的损坏，保证芯片良好的产品可靠性。但是传统的保护环的抗压能力较弱，在芯片封装及切割过程中，仍然不可避免地出现破裂，导致内部的损坏。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的相关技术的信息。

发明内容

本发明的一个目的在于克服上述相关技术的不足，提供一种芯片，该芯片设有保护环结构，通过在保护环结构的内环和外环之间设置压力分散结构，能够显著提高保护圈的强度，进而提升其抗压能力，避免芯片内部结构的损坏，大大降低了芯片的破损率。

本发明的另一目的为提供一种电子器件，包括上述具有保护环结构的芯片，使得电子器件的使用寿命得到提升。

根据本发明的一方面，提供一种芯片，包括衬底和保护环结构，所述保护环结构设于所述衬底表面并环绕所述衬底的边缘布置，所述保护环结构包括内环和外环，其特征在于，所述保护环结构还包括压力分散结构，所述压力分散结构包括压力分散单元，所述压力分散单元设于所述衬底，并连接于所述内环与所述外环之间。

根据本发明的一示例性实施方式，所述压力分散结构包括多个所述压力分散单元，多个所述压力分散单元沿所述保护环结构的环绕路径相间隔地设置在所述内环和所述外环之间。

根据本发明的一示例性实施方式，所述芯片具有多个角隅部，所述保护环结构的环绕路径具有多个第一段和多个第二段，多个所述第一段分别对应于所述芯片的多条侧边，多个所述第二段分别对应于多个所述角隅部；其中，多个所述压力分散单元分为多个第一单元组和多个第二单元组，多个所述第一单元组分别分布于所述保护环结构的多个第一段，多个所述第二单元组分别分布于所述保护环结构的多个第二段。

根据本发明的一示例性实施方式，每个所述第一单元组的所述压力分散单元的数量为多个，并沿所述保护环结构的所述第一段的延伸方向间隔分布；和/或，每个所述第二单元组的所述压力分散单元的数量为多个，并沿所述保护环结构的所述第二段的延伸方向间隔分布。

根据本发明的一示例性实施方式，所述外环设有第一互连层结构和第一插塞层结构，所述第一互连层结构设于所述第一插塞层结构远离所述衬底表面的一侧，所述内环设有第二互连层结构和第二插塞层结构，所述第二互连层结构设于所述第二插塞层结构的远离所述衬底表面的一侧；其中，至少一个所述压力分散单元包括：第三互连层结构，连接于所述第一互连层结构与所述第二互连层结构之间；第三插塞层结构，连接于所述第一插塞层结构和所述第二插塞层结构之间；所述第一互连层结构、所述第二互连层结构和所述第三互连层结构形成一互连体；所述第一插塞层结构、所述第二插塞层结构和所述第三插塞层结构形成一插塞体。