[发明专利]半导体器件、半导体结构及其制备方法

说明书

本公开提供一种半导体器件、半导体结构及其制备方法，涉及半导体技术领域。该半导体结构的制备方法包括：提供一半导体衬底，半导体衬底包括间隔设置的隔离结构及位于相邻两个隔离结构之间的第一有源区，第一有源区具有预设外延区；在预设外延区形成预设半导体层，预设半导体层的电子亲和能大于半导体衬底的电子亲和能；在预设半导体层和半导体衬底共同构成的表面形成栅介质层；在栅介质层的表面上形成栅极层。本公开的半导体器件、半导体结构及其制备方法可减小栅极层厚度，提高栅极层的栅极控制能力，减小短沟道效应，简化制备工艺，降低生产成本。

技术领域

本公开涉及半导体技术领域，具体而言，涉及一种半导体器件、半导体结构及其制备方法。

背景技术

随着半导体技术的发展，集成电路(Integrated Circuit，IC)中各器件的尺寸越来越小。例如，随着集成电路尺寸的缩小，晶体管的尺寸也越来越小，其栅极控制能力减弱，短沟道效应越来越明显。因此，需要更薄的栅极电介质以用于提高栅极控制能力，并减弱短沟道效应。

现有半导体器件采用具有高介电常数的材料取代了传统的氧化硅作为栅介质层，但需要对具有高介电常数的栅介质层进行多次集成，制备工艺较为复杂，且生产成本较高。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于克服上述现有技术中的不足，提供一种半导体器件、半导体结构及其制备方法，可减小栅极层厚度，提高栅极层的栅极控制能力，减小短沟道效应，简化制备工艺，降低生产成本。

根据本公开的一个方面，提供一种半导体结构的制备方法，包括：

提供一半导体衬底，所述半导体衬底包括间隔设置的隔离结构及位于相邻两个所述隔离结构之间的第一有源区，所述第一有源区具有预设外延区；

在所述预设外延区形成预设半导体层，所述预设半导体层的电子亲和能大于所述半导体衬底的电子亲和能；

在所述预设半导体层和所述半导体衬底共同构成的表面形成栅介质层；

在所述栅介质层的表面上形成栅极层。

在本公开的一种示例性实施例中，所述制备方法还包括：

在所述预设外延区内形成向内凹陷的凹槽，所述预设半导体层形成于所述凹槽内。

在本公开的一种示例性实施例中，在所述预设外延区内形成向内凹陷的凹槽包括：

在所述预设外延区的表面形成光刻胶层；

对所述光刻胶层进行曝光，并显影形成显影区，所述显影区露出所述预设外延区的表面；

按照预设深度在所述显影区对所述预设外延区进行刻蚀，以形成凹槽；

去除所述光刻胶层。

在本公开的一种示例性实施例中，在所述预设外延区形成预设半导体层包括：

采用外延工艺在所述预设外延区形成锗硅层。

在本公开的一种示例性实施例中，所述锗硅层中锗的含量为10％～60％。

在本公开的一种示例性实施例中，在所述预设外延区形成预设半导体层还包括：

采用外延工艺在所述锗硅层远离所述半导体衬底的一侧形成硅层。

在本公开的一种示例性实施例中，所述半导体衬底还包括第二有源区，所述第二有源区形成于所述隔离结构远离所述第一有源区的一侧。

在本公开的一种示例性实施例中，在所述预设半导体层和所述半导体衬底共同构成的表面形成栅介质层包括：