[发明专利]半导体器件及其形成方法

说明书

在实施例中，一种方法包括：形成从衬底延伸的鳍，鳍在形成之后具有第一宽度和第一高度；在鳍的沟道区上方形成伪栅极堆叠件；在与沟道区相邻的鳍中生长外延源极/漏极；以及在生长外延源极/漏极之后，用金属栅极堆叠件替换伪栅极堆叠件，在替换之前，鳍的沟道区具有第一宽度和第一高度，在替换之后，鳍的沟道区具有第二宽度和第二高度，第二宽度小于第一宽度，第二高度小于第一高度。本发明的实施例还涉及半导体器件及其形成方法。

技术领域

本发明的实施例涉及半导体器件及其形成方法。

背景技术

半导体器件用于各种电子应用中，诸如个人计算机、手机、数码相机和其他电子设备。通常通过在半导体衬底上方顺序沉积绝缘或介电层、导电层和半导体材料层，并使用光刻图案化各个材料层以在其上形成电路组件和元件来制造半导体器件。

半导体工业通过不断减小最小部件尺寸继续改善各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许将更多组件集成到给定区域中。然而，随着最小部件尺寸的减小，出现了应该解决的其他问题。

发明内容

本发明的实施例提供了一种形成半导体器件的方法，包括：形成从衬底延伸的鳍，在所述形成之后，所述鳍具有第一宽度和第一高度；在所述鳍的沟道区上方形成伪栅极堆叠件；在与所述沟道区相邻的所述鳍中生长外延源极/漏极；以及在生长所述外延源极/漏极之后，用金属栅极堆叠件替换所述伪栅极堆叠件，在所述替换之前，所述鳍的所述沟道区具有所述第一宽度和所述第一高度，在所述替换之后，所述鳍的所述沟道区具有第二宽度和第二高度，所述第二宽度小于所述第一宽度，所述第二高度小于所述第一高度。

本发明的另一实施例提供了一种形成半导体器件的方法，包括：在所述鳍周围形成浅沟槽隔离(STI)区，所述鳍从相邻的浅沟槽隔离区之间延伸，在所述形成之后，所述鳍具有第一宽度和第一高度；在所述浅沟槽隔离区和所述鳍上形成伪栅极堆叠件；在与所述伪栅极堆叠件相邻的所述鳍中生长源极/漏极区，在所述生长之后，所述鳍的部分保持所述第一宽度和所述第一高度；去除所述伪栅极堆叠件以形成暴露所述鳍的所述部分的凹槽；在去除所述伪栅极堆叠件之后，修整由所述凹槽暴露的所述鳍的所述部分，在所述修整之后，所述鳍的修整部分具有第二宽度和第二高度，所述第二宽度小于所述第一宽度，所述第二高度为小于所述第一高度；以及在所述鳍的修整部分上形成金属栅极堆叠件。

本发明的又一实施例提供了一种半导体器件，包括：鳍，从衬底延伸；金属栅极堆叠件，位于所述鳍的沟道区上方；轻掺杂源极/漏极(LDD)区，位于与所述沟道区相邻的所述鳍中，所述轻掺杂源极/漏极区具有凹形最顶部表面，所述凹形最顶部表面设置在所述沟道区之上；外延源极/漏极，位于与所述轻掺杂源极/漏极区相邻的所述鳍中，所述轻掺杂源极/漏极区的所述凹形最顶部表面从所述外延源极/漏极的侧壁延伸到所述金属栅极堆叠件的侧壁；以及栅极间隔件，具有沿所述金属栅极堆叠件的侧壁延伸的第一部分和沿所述轻掺杂源极/漏极区的所述凹形最顶部表面延伸的第二部分。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1示出了根据一些实施例的三维视图中的FinFET的示例。

图2、图3、图4和图5是根据一些实施例的FinFET的制造中的中间阶段的三维视图。

图6A、图6B、图7A、图7B、图8A、图8B、图8C、图8D、图9A、图9B、图10A、图10B、图11A、图11B、图11C、图12A、图12B、图12C、图13A、图13B、图13C、图14A、图14B、图14C、图15A和图15B是根据一些实施例的FinFET的制造中的中间阶段的截面图。

具体实施方式