[发明专利]一种半导体器件及其制程方法

说明书

本发明提出了一种半导体器件及其制程方法。半导体器件包括硅基板(100)，多个磊晶(110)，邻近两个磊晶(110)之间形成的沟道(120)，栅极堆叠件(200)，栅极间隔件(300)，介电层(500)；还包括：贯穿介电层(500)、栅极间隔件(300)并连接至磊晶(110)的第一连通孔(700)，贯穿介电层(500)并连接至栅极堆叠件(200)的第二连通孔(710)；连通孔孔壁上覆盖有钽基衬套、钴层衬套；钴层衬套所围的空间填充有铜填充部。本发明的半导体器件及其制程方法设计新颖，实用性强。

技术领域

本发明涉及半导体生产技术领域，尤其涉及一种半导体器件及其制程方法。

背景技术

半导体中段制程(MEoL，Middle End of line)接点的电阻值对半导体器件的性能起着非常重要的作用。随着鳍式场效应晶体管(FinFET，Fin Field-Effect Transistor)通过世代缩放，半导体中段制程接点区域显著缩小，从而提高了半导体中段制程接点的电阻值。为了减轻该电阻值所带来的不良影响，需要创造一种技术对该电阻值进行减弱和控制。

发明内容

本发明针对以上技术问题，提供一种半导体器件及其制程方法。

本发明所提出的技术方案如下：

本发明提出了一种半导体器件的制程方法，包括以下步骤：

步骤S1、提供前体，所述前体包括硅基板、栅极堆叠件和栅极间隔件；硅基板上形成有多个磊晶，并在邻近两个磊晶之间形成有沟道；栅极堆叠件位于硅基板上的沟道内；栅极间隔件位于硅基板和磊晶上并环绕栅极堆叠件；

步骤S2、在栅极堆叠件和栅极间隔件上方形成介电层；依次蚀刻介电层和栅极间隔件，形成连接至磊晶的第一连通孔；蚀刻介电层，形成连接至栅极堆叠件的第二连通孔；

步骤S3、在介电层上方化学沉积金属钽，从而形成钽基层；该钽基层包括覆盖在第一连通孔孔壁上，并封闭第一连通孔的底部开口，与磊晶连接的第一钽基衬套，以及覆盖在第二连通孔孔壁上，并封闭第二连通孔的底部开口，与栅极堆叠件连接的第二钽基衬套；

步骤S4、在钽基层上方化学沉积金属钴，从而形成钴层；钴层包括覆盖在第一钽基衬套上的第一钴层衬套，以及覆盖在第二钽基衬套上的第二钴层衬套；

步骤S5、依次蚀刻钽基层和钴层，从而将介电层顶面暴露出来；然后，将金属铜填充在第一连通孔中由第一钴层衬套所围的空间，从而形成第一铜填充部；并将金属铜填充在第二连通孔中由第二钴层衬套所围的空间，从而形成第二铜填充部。

本发明上述的制程方法中，步骤S2还包括：

在栅极堆叠件和栅极间隔件上方形成金属闸极保护层，再在金属闸极保护层上方形成介电层；

依次蚀刻介电层、金属闸极保护层和栅极间隔件，形成连接至磊晶的第一连通孔；依次蚀刻介电层、金属闸极保护层，形成连接至栅极堆叠件的第二连通孔。

本发明上述的制程方法中，在步骤S5之后，还包括：

步骤S6、形成密封覆盖第一连通孔的顶部开口，用于与第一钴层衬套配合包裹第一铜填充部的第一钴帽；并形成密封覆盖第二连通孔的顶部开口，用于与第二钴层衬套配合包裹第二铜填充部的第二钴帽。

本发明还提出了一种半导体器件，包括：

硅基板，形成有多个磊晶，并在邻近两个磊晶之间形成有沟道；

栅极堆叠件，位于硅基板上的沟道内；

栅极间隔件，位于硅基板和磊晶上并环绕栅极堆叠件；

介电层，位于栅极堆叠件和栅极间隔件上方；

第一连通孔，贯穿介电层、栅极间隔件并连接至磊晶；