[发明专利]DDR仲裁控制器、视频缓存装置及视频处理系统

权利要求书

1.一种DDR仲裁控制器，用于多通道用户读写DDR存储器的调度管理，其特征在于，包括仲裁器以及若干个用户通道；

每个所述用户通道均与所述仲裁器连接，所述用户通道用于提供读写DDR存储器的读写请求；

所述仲裁器接收所有所述用户通道提供的读写请求，仲裁确定每个读写请求访问DDR存储器的时间片段；

所述仲裁器，包括若干模板仲裁节点，多个所述模板仲裁节点组成树状结构；所述仲裁器具有若干端口和根节点，每个所述端口连接一个所述用户通道，所述根节点用于输出仲裁结果；所述模板仲裁节点采用轮询机制，具有多个输入端和一个输出端，父节点的模板仲裁节点的输入端连接子节点的模板仲裁节点的输出端；所述模板仲裁节点的未连接有其他模板仲裁节点的输入端为叶节点，每个所述叶节点构成所述仲裁器的一个端口；至少有一个所述叶节点到所述根节点的深度小于其他叶节点到所述根节点的深度；

根据每个端口对应的叶节点到所述根节点的路径上的模板仲裁节点的输入端数量，确定所述端口接收到的读写请求访问DDR存储器的时间片段。

2.根据权利要求1所述的DDR仲裁控制器，其特征在于，所述模板仲裁节点包括多种类型的子模板仲裁节点，不同类型的子模板仲裁节点具有不同数量的输入端。

3.根据权利要求2所述的DDR仲裁控制器，其特征在于，所述模板仲裁节点包括第一模板仲裁节点和第二模板仲裁节点，所述第一模板仲裁节点具有4个输入端，所述第二模板仲裁节点具有2个输入端。

4.根据权利要求1所述的DDR仲裁控制器，其特征在于，所述模板仲裁节点之间采用AXI总线连接。

5.根据权利要求4所述的DDR仲裁控制器，其特征在于，所述用户通道提供的读写请求为突发请求，所述突发请求的突发长度设置为预设固定值。

6.根据权利要求1所述的DDR仲裁控制器，其特征在于，所述用户通道包括缓冲单元和读/写控制逻辑单元，所述缓冲单元用于缓冲数据，所述读/写控制逻辑单元用于根据所述缓冲单元缓冲的数据情况，产生访问DDR存储器的读写请求。

7.根据权利要求6所述的DDR仲裁控制器，其特征在于，所述缓冲单元包括写入FIFO和读出FIFO，所述读/写控制逻辑单元包括写控制逻辑单元和读控制逻辑单元；

所述写控制逻辑单元与所述写入FIFO连接，当所述写入FIFO中的数据量增加预设写入水位线时，所述写控制逻辑单元产生写数据请求，请求向DDR存储器中写入数据；

所述读控制逻辑单元与所述读出FIFO连接，当所述读出FIFO中的数据量降低预设读出水位线时，所述读控制逻辑单元产生读数据请求，请求从DDR存储器中读出数据。

8.根据权利要求7所述的DDR仲裁控制器，其特征在于，所述读控制逻辑单元与所述写控制逻辑单元连接，用于获取写入数据在DDR存储器中的地址。

9.一种视频缓存装置，用于多通道视频数据的缓存，包括DDR仲裁控制器和DDR存储器，所述DDR仲裁控制器具有多个用户通道，每个用户通道分别接收一个通道视频数据，其特征在于，所述DDR仲裁控制器为权利要求1-8任一项所述的DDR仲裁控制器。

10.一种视频处理系统，用于多通道视频数据处理，包括视频缓存装置和处理器，其特征在于，所述视频缓存装置为权利要求9所述的视频缓存装置。