[发明专利]形成半导体结构的方法及半导体结构

说明书

本发明公开了一种形成半导体结构的方法及半导体结构，此方法包含提供半导体基板，以及使用原子层气相沉积设备，在半导体基板上形成钝化层，且此半导体结构包含半导体基板、钝化层、背电场层以及电极层。背电场层设置于钝化层上。背电场层与半导体基板分别位于钝化层的相对两侧。电极层设置于背电场层上。电极层与该钝化层分别位于该背电场层的相对两侧。本发明可在低温的环境下形成薄厚度、高均匀度及低介面缺陷密度的钝化层，故可降低热预算，以避免可能对半导体基板的伤害，且可提升钝化层的形成品质，例如提升钝化层的披覆效果。

技术领域

本发明是有关于半导体结构的形成，且特别是一种形成具有薄厚度、高均匀度及低介面缺陷密度的钝化层的半导体结构的方法及半导体结构。

背景技术

在半导体相关产业中，钝化结构与工艺是不可或缺的重要结构与工艺。以太阳能电池产业为例，传统背电场(Back Surface Field，BSF)太阳能电池，射极与背电极钝化(Passivated Emitter and Rear Cell，PERC)太阳能电池、异质接面薄本质层(Heterojunction with Intrinsic Thin Layer，HIT)太阳能电池、或是穿隧氧化物钝化接触(Tunnel Oxide Passivated Contact，TOPcon)太阳能电池等均具有钝化层。举例而言，高效硅基太阳能电池结构所采用的穿隧钝化层薄膜是以化学湿工艺或高温氧化工艺来制作，但穿隧钝化层薄膜的厚度与均匀度的控制均受到考验，在大量生产过程中易导致合格率不佳的问题产生。

发明内容

本发明的目的是在于提供一种形成半导体结构的方法及半导体结构，其通过使用原子层沉积设备在半导体基板上形成钝化层，可在低温的环境下形成薄厚度、高均匀度及低介面缺陷密度的钝化层，故可降低热预算，以避免可能对半导体基板的伤害，且可提升钝化层的形成品质，例如提升钝化层的披覆效果。

根据上述目的，本发明提出一种形成半导体结构的方法，其包含提供半导体基板，以及使用原子层气相沉积(Atomic Layer Deposition，ALD)设备，在半导体基板上形成钝化层，其中上述原子层气相沉积设备在形成上述钝化层时使用前驱物，且上述前驱物包含含硅化合物。

依据本发明的一实施例，原子层气相沉积设备为等离子体辅助原子层气相沉积(Plasma Enhanced ALD，PEALD)设备，且在形成上述钝化层的期间，等离子体辅助原子层气相沉积设备的腔体压力约为400毫托(mTorr)至800毫托(mTorr)。

依据本发明的又一实施例，在形成上述钝化层的期间，上述等离子体辅助原子层气相沉积设备产生的射频频率约为40.68MHz。

依据本发明的又一实施例，在形成上述钝化层的期间，上述等离子体辅助原子层气相沉积设备将上述半导体基板加热至摄氏150度至摄氏250度，且上述等离子体辅助原子层气相沉积设备产生的射频功率密度约为60毫瓦/平方厘米(mW/cm²)。

依据本发明的又一实施例，上述前驱物为气体且还包含氢气。

依据本发明的又一实施例，上述氢气与上述含含硅化合物的气体流量比值约为15至20。

根据上述目的，本发明另提出一种半导体结构，其包含上述半导体基板及钝化层，且更包含背电场层和电极层。半导体基板包含一侧。背电场层设置于上述钝化层上，其与上述半导体基板分别位于上述钝化层的相对两侧。电极层设置于背电场层上，其与上述钝化层分别位于背电场层的相对两侧。

依据本发明的一实施例，上述钝化层的厚度约为0.5纳米至2纳米。

依据本发明的又一实施例，上述背电场层的材料为非晶硅或微晶硅。

依据本发明的又一实施例，上述半导体基板与该钝化层之间的介面缺陷密度小于6×10¹²eV^-1cm^-2。