[发明专利]半导体晶片表面保护剂

说明书

本发明提供抑制由碱性化合物腐蚀半导体晶片表面腐蚀、从而使半导体晶片低缺陷化的表面保护剂。本发明的半导体晶片表面保护剂包含下述式(1)表示的化合物：R¹O‑(C₃H₆O₂)_n‑H(1)，式中，R¹表示氢原子、任选具有羟基的碳原子数1～24的烃基、或R²CO表示的基团，上述R²表示碳原子数1～24的烃基，n表示括号内示出的甘油单元的平均聚合度，为2～60。

技术领域

本发明涉及半导体晶片的表面保护剂。本申请主张于2019年1月30日向日本申请的日本特愿2019-013877号的优先权，将其内容援引于此。

背景技术

近年来，半导体器件存在微细化且高集成化的倾向。其中，对于在半导体晶片表面形成电路而成的布线层，为了在防止布线的中断、局部的电阻值增大的同时如所设计的那样进行堆叠，要求将半导体晶片表面高度地平坦化。

作为上述半导体晶片表面的平坦化技术，已被广泛使用的是CMP(化学机械研磨；Chemical Mechanical Planarization)。CMP是使用含有碱性化合物和微细的磨料的研磨用组合物，通过基于碱性化合物的化学作用和基于磨料的机械作用这两者来消除半导体晶片表面的高度差的技术。

其中，通常可一边将上述研磨用组合物供给至研磨垫表面一边使压接的研磨垫与半导体晶片相对地移动，由此对半导体晶片的表面进行研磨。然而，微细的磨料容易凝聚，存在容易因磨料的凝聚体而在半导体晶片的表面产生划痕(划伤)的问题。

作为解决上述问题的方法，专利文献1中记载了在研磨用组合物中添加作为表面活性剂之一的聚氧化烯衍生物。其中记载了，根据该方法，可以抑制磨料的凝聚，防止划痕的产生，可以实现半导体晶片的表面的高度平坦化。

现有技术文献

专利文献

专利文献1：日本特开2003-176479号公报

发明内容

发明所要解决的问题

如今，随着半导体器件的进一步的微细化及高集成化，对半导体晶片的品质要求变得更为严格。并且，在要求高平坦化的同时，还要求低缺陷化。作为实现低缺陷化的方法，可举出减少晶体生长时在晶体内生成的COP(Crystal Originated Particle，晶体原生颗粒)。

然而，在以往的CMP中，研磨用组合物所含的碱性化合物会进入COP内部，将其周边部腐蚀，由此反而会引发凹部扩大的问题。需要说明的是，COP是晶体缺陷之一，是在单晶的晶格结点没有硅原子、即“空穴”聚集而形成的空洞状的缺陷。其中，COP会对栅极氧化膜的耐压带来不良影响。

因此，本发明的目的在于提供表面保护剂，该表面保护剂抑制由碱性化合物腐蚀半导体晶片表面，从而使半导体晶片低缺陷化。

本发明的其它目的在于提供表面保护剂，该表面保护剂抑制由碱性化合物腐蚀半导体晶片表面，从而使半导体晶片低缺陷化，同时进一步减少划痕的产生而实现高平坦化。

本发明的其它目的在于提供半导体器件的制造方法，该方法包括：使用上述表面保护剂对半导体晶片进行研磨的工序。

解决问题的方法

本发明人为了解决上述问题而进行了深入研究，结果发现，通过利用下述式(1)表示的化合物包覆半导体晶片的缺陷部(COP等)的内壁，可以通过CMP中的化学作用抑制缺陷部扩大；通过利用下述式(1)表示的化合物包覆半导体晶片的表面，可缓和CMP中的机械作用；可利用下述式(1)表示的化合物来抑制磨料的凝聚、减少由磨料的凝聚体引起的划痕的产生；通过这些效果的组合，可实现半导体晶片表面的高平坦化及低缺陷化。本发明基于这些见解而完成。