[发明专利]一种大规模天线阵数字波控信号接口设计方法

权利要求书

1.一种大规模天线阵数字波控信号接口设计方法，其特征在于，在天线阵中的每个相控阵芯片集成一个带有SPI从机接口的数字逻辑模块，采用了加入ID标签的通信协议，将SPI主机的接口数量降低至四个，实现单个SPI主机对天线阵中所有天线单元的单独控制或者对全体天线单元的控制，其中，天线阵中的每个射频前端都有一个不同的数字ID标签，SPI主机的接口为SCLK、MOSI、MISO和SS；

每个SPI从机的SCLK、MOSI、MISO和SS四个接口分别对应连接SPI主机的SCLK、MOSI、MISO和SS四个接口，其中，SCLK为SPI主、从机的系统同步时钟，SS为低电平有效的片选同步信号，MOSI为主机输出/从机输入的接口，MISO为从机输出/主机输入的接口；

数字逻辑模块包括一个基于摩尔有限状态机的核心控制逻辑模块、一个复位控制模块、一个差错机制模块、一个通用寄存器、一个相控阵幅度和相位寄存器以及一个SPI从机；SPI从机将SPI主机的发送帧传输至核心控制逻辑模块，发送帧包括数字ID以及幅度和相位码；核心控制逻辑模块控制通用寄存器的读取和写入，当且仅当发送帧中的ID与该数字逻辑模块对应的射频前端的数字ID相同的时候，核心控制逻辑模块通过通用寄存器将幅度和相位码分配给相控阵幅度和相位控制寄存器，相控阵幅度和相位控制寄存器直接连接到射频前端；差错机制模块打开发送帧时，通过帧长校验和CRC检测发现帧错误时，自动关闭通用寄存器和相控阵幅度和相位寄存器与SPI从机接口之间的通信，并在通用寄存器中记录帧错误，当SPI主机进行错误询问时，通过SPI从机的MISO端口给予反馈，SPI主机发送复位帧后，在复位控制模块的控制下顺序同步复位；

该设计方法中采用双层PCB布线方式，具体为：射频前端及天线阵列排布在PCB正面；SPI从机的SCLK、MOSI、MISO和SS四个接口分为MOSI和SS、MISO和SCLK两组，每组分别走PCB正面或背面，即MOSI和SS走PCB正面则MISO和SCLK走PCB背面，或MOSI和SS走PCB背面则MISO和SCLK走PCB正面；VDD为电源，通过在PCB正面铺铜，背面连接正面的各分割区域，保证PCB正面都为VDD；VSS为地，通过在PCB背面铺铜，正面连接背面的各分割区域，保证PCB背面都为VSS。

2.如权利要求1所述的一种大规模天线阵数字波控信号接口设计方法，其特征在于，任意时刻只有一个SPI从机的MISO处于输出状态，其余的SPI从机的MISO均处于高阻态。

3.如权利要求1所述的一种大规模天线阵数字波控信号接口设计方法，其特征在于，加入ID标签的通信协议为：SPI接口的写入和输出均以帧为单位；SPI主机在SCLK下降沿输出MOSI，在SCLK下降沿采样MISO；在SS从高变低时，相控阵芯片被选中，MOSI的串行输入信号开始存入相控阵芯片内的缓冲器，直到串行输入信号全部存完，SS从低变高时，开始进行数据的处理，读写对应寄存器，并准备好MISO的输出；SS为高时，SCLK上升沿将相控阵芯片的状态机复位，SPI处于待机状态；相控阵芯片内部的MODE寄存器为1时SPI工作在识别数字ID状态，可读写，且必须数字ID正确才能读写，一旦数字ID不正确，SPI从机立刻进入待机状态；MODE寄存器为0时为无ID状态，只可写，不可读。