[发明专利]可重构计算结构及计算处理阵列的路由寻址方法、装置

说明书

本发明提供了一种可重构计算结构及乘累加计算处理阵列的路由寻址方法、装置。该结构中，可重构计算模块包括至少一个乘累加计算处理阵列，每个乘累加计算处理阵列包括ram单元和算式生成器，每个ram单元由四个ram块拼接而成，每个ram单元均由相应的计算算粒与其对应，用来完成典型的乘累加运算，每个算式生成器有四个接口，可通过接口与周边的ram单元连接。本发明提出的可重构计算结构，通过构建包含ram单元和算式生成器的乘累加计算处理阵列，每个阵列内部和阵列之间可通过算式生成器将各个ram单元互联，进而将将若干个乘累加计算处理阵列形成网状结构，相比传统的总线型或crossbar型互联结构而言，本互联结构逻辑电路设计简单。

技术领域

本发明涉及可重构计算技术领域，尤其涉及一种可重构计算结构及乘累加计算处理阵列的路由寻址方法、装置。

背景技术

在大众已经习惯的计算模式中，处理器和专用集成电路(ASIC)一直是两大主流。伴随着应用领域特别是嵌入式环境对系统的性能、能耗、上市时间等指标需求的不断提高，传统的计算模式暴露出了种种弊端。可重构计算技术集中了处理器和专用集成电路的优势，能够提供高效灵活的计算能力。在传统可重构计算中，可重构计算单元主要由基本计算算粒、算式生成器、ram等模块组成，将多个可重构计算单元组成一个大规模的矩阵，通过矩阵中各计算单元的相互协作，实现可重构计算的计算任务。对于矩阵的互联，常见的互联结构有总线结构、mesh结构(2D-mesh)和crossbar结构。其中，总线结构和mesh结构灵活性较差；crossbar结构的互联可以实现灵活的交换，但硬件代价高。此外，2D-Mesh的互联实现的是邻域互联，且通常是相邻的同等处理部件间的互联，需要考虑路由、拥塞、队列调度等复杂的问题(例如，计算机应用杂志2016年第5期胡哲琨等人提出的“2Dmesh片上网络分区容错路由算法”)。

发明内容

针对可重构计算中，传统的互联结构存在硬件代价高或者灵活性差的问题，本发明提供一种可重构计算结构及乘累加计算处理阵列的路由寻址方法、装置，采用局部ram端口共享的方式，简化了片上网络的设计，可满足大多数围绕在ram周边进行计算的数据访问需求，也能照顾到个别对远距离ram中数据进行访问的需要。

第一方面，本发明提供一种可重构计算结构，包括：包括控制器模块和可重构计算模块，所述可重构计算模块包括至少一个乘累加计算处理阵列，所述乘累加计算处理阵列包括若干个ram单元和若干个算式生成器，算式生成器的数量大于ram单元的数量；

所述ram单元，用于存储待计算数据或计算结果；所述ram单元由四个ram块拼接而成，且每个ram单元均对应有用于完成乘累加运算的计算算粒；

所述算式生成器，用于对待计算数据进行寻址和访问；所述算式生成器包括四个接口，每个算式生成器通过接口与周边的ram单元相连接。

进一步地，若干个所述乘累加计算处理阵列形成网状结构。

进一步地，所述乘累加计算处理阵列中，位于边缘处的算式生成器的空闲接口用于扩展和/或与接口控制器模块连接。

第二方面，本发明提供一种可重构计算中乘累加计算处理阵列的路由寻址方法，包括：

步骤1：预先对乘累加计算处理阵列中的数据按照预设编址格式进行编址，所述预设编址格式为：i.j.p.ofst格式，i表示数据所在的ram单元在乘累加计算处理阵列中的行号，j表示数据所在的ram单元在乘累加计算处理阵列中的列号，p表示数据所在的ram块在ram单元中的序号，ofst表示数据在ram块中的偏移地址；

步骤2：对每个ram单元或算式生成器的四个通道进行设置：设定每个ram单元或算式生成器的四个通道分别为左上方通路、右上方通路、左下方通路、右下方通路；