[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，包括第一区域；在基底上形成底部核心材料层；在第一区域底部核心材料层上形成分立的第一核心层；在第一核心层的侧壁形成第一侧墙；去除第一核心层；去除第一核心层之后，在第一侧墙的侧壁形成第二侧墙，第一侧墙和位于第一侧墙侧壁的第二侧墙构成主侧墙结构层；以主侧墙结构层为掩膜图形化底部核心材料层，形成第二核心层；去除主侧墙结构层；去除主侧墙结构层之后，在第二核心层的侧壁形成第三侧墙；去除第二核心层；去除第二核心层之后，以第三侧墙为掩膜图形化基底，形成目标图形。本发明实施例能够满足目标图形之间具有不同类型间距的需求，还有利于精确控制目标图形之间间距。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

光刻(Photolithography)技术是常用的一种图形化方法，是半导体制造工艺中最为关键的生产技术。随着半导体工艺节点的不断减小，自对准双重图形化(self-aligneddouble patterning，SADP)方法成为近年来受到青睐的一种图形化方法，该方法能够增加形成于衬底上的图形的密度，进一步缩小相邻两个图形的间距(pitch)，从而使光刻工艺克服光刻分辨率的极限。

随着图形特征尺寸(Critical dimension，CD)的不断缩小，自对准四重图形化(Self-aligned quadruple patterning，SAQP)方法应运而生。自对准双重图形化方法在衬底上所形成图形的密度是利用光刻工艺在衬底上所形成图形的密度的两倍，即可以获得1/2最小间距(1/2pitch)，而自对准四重图形化方法在不改变目前光刻技术的前提下(即光刻窗口大小不变)，在衬底上所形成图形的密度是利用光刻工艺在衬底上所形成图形的密度的四倍，即可以获得1/4最小间距(1/4pitch)，从而可以极大地提高半导体集成电路的密度，缩小图形的特征尺寸，进而有利于器件性能的提高。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，获得多种目标图形之间间距的类型。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一区域；在所述基底上形成底部核心材料层；在所述第一区域的所述底部核心材料层上形成分立的第一核心层；在所述第一核心层的侧壁形成第一侧墙；形成所述第一侧墙之后，去除所述第一核心层；去除所述第一核心层之后，在所述第一侧墙的侧壁形成第二侧墙，所述第一侧墙和位于所述第一侧墙侧壁的第二侧墙构成主侧墙结构层；以所述主侧墙结构层为掩膜，图形化所述底部核心材料层，形成第二核心层；形成所述第二核心层之后，去除所述主侧墙结构层；去除所述主侧墙结构层之后，在所述第二核心层的侧壁形成第三侧墙；形成所述第三侧墙之后，去除所述第二核心层；去除所述第二核心层之后，以所述第三侧墙为掩膜，图形化所述基底，形成目标图形：。

相应的，本发明实施例还提供一种半导体结构，包括：基底，所述基底包括第一区域；底部核心材料层，位于所述基底上；多个第一侧墙，位于所述底部核心材料层上；第二侧墙，位于所述第一侧墙的侧壁，所述第一侧墙和位于所述第一侧墙侧壁的第二侧墙构成主侧墙结构层，所述主侧墙结构层用于作为图形化所述底部核心材料层的掩膜。

与现有技术相比，本发明实施例的技术方案具有以下优点：