[发明专利]半导体结构及其形成方法

说明书

本发明提供一种半导体结构，所述结构包括第一源极/汲极区及第二源极/汲极区形成在基板的顶表面下方，及闸极结构设置在所述第一源极/汲极区及所述第二源极/汲极区之间。所述第一源极/汲极区的总体积大于所述第二源极/汲极区的总体积。

技术领域

本公开总体上涉及一种半导体结构，并且更具体地涉及一种具有不对称掺杂区的半导体结构，以减少电流失配并提高可靠性。

本申请要求于2018年12月19日提交的美国临时专利申请号62781666的优先权，其通过引用合并于此，并且成为说明书的一部分。

背景技术

DRAM器件包括存储器单元的阵列。每个所述存储器单元包括晶体管和耦合至所述晶体管的电容器。所述电容器基于所述电容性元件中所述电荷的存在或不存在来存储信息。随着DRAM器件的所述集成度的增加，每个存储单元的尺寸减小，这可能导致不期望的晶体管劣化。

发明内容

有鉴于此，有必要提供一种制造半导体结构的方法，以解决上述技术问题。

一种制造半导体结构的方法，包括：提供基板；形成闸极结构在所述基板的顶表面上；形成第一掺杂区及第二掺杂区在所述基板中，其中所述闸极结构设置在所述第一掺杂区及所述第二掺杂区之间；提供掩模在所述闸极结构及所述第二掺杂区上方；以及形成第三掺杂区在所述第一掺杂区的底部，并延伸远离所述第一掺杂区的底面。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1示出了根据本公开的一些实施例的制造半导体结构的方法的流程图；

图2A-2C示出了根据本公开的一些实施例的半导体结构的横截面示意图；

图3示出了根据本公开的一些实施例的半导体结构的横截面示意图；

图4示出了根据本公开的一些实施例的制造半导体结构的方法的流程图；

图5A-5C示出了根据本公开的一些实施例的半导体结构的横截面示意图；

图6示出了根据本公开的一些实施例的半导体结构的横截面示意图。

然而，要注意的是，随附图式仅说明本案之示范性实施态样并因此不被视为限制本案的范围，因为本案可承认其他等效实施态样。

主要元件符号说明

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

以下描述将参考附图以更全面地描述本发明。附图中所示为本公开的示例性实施例。然而，本发明可以以许多不同的形式来实施，并且不应该被解释为限于在此阐述的示例性实施例。提供这些示例性实施例是为了使本公开透彻和完整，并且将本发明的范围充分地传达给本领域技术人员。类似的附图标记表示相同或类似的组件。

本文使用的术语仅用于描述特定示例性实施例的目的，而不意图限制本发明。如本文所使用的，除非上下文另外清楚地指出，否则单数形式“一”，“一个”和“该”旨在也包括复数形式。此外，当在本文中使用时，“包括”和/或“包含”或“包括”和/或“包括”或“具有”和/或“具有”，整数，步骤，操作，组件和/或组件，但不排除存在或添加一个或多个其它特征，区域，整数，步骤，操作，组件，组件和/或其群组。