[发明专利]半导体存储器件及其操作方法

权利要求书

1.一种半导体存储器件，包括：

多个存储体，每个存储体包括多个单元区块和由相邻的单元区块共享的多个感测放大器；以及

存储体控制电路，其适用于将根据包括存储体信息的刷新命令而选择的存储体的特定单元区块的正常字线激活，并且在预设延迟时间之后根据目标刷新命令而将不与所述特定单元区块共享感测放大器的单元区块的目标字线激活，

其中，所述存储体控制电路在激活所述正常字线和所述目标字线之后激活用于将所述感测放大器使能的感测放大器使能信号。

2.根据权利要求1所述的半导体存储器件，其中，所述预设延迟时间是RAS至RAS延迟时间。

3.根据权利要求1所述的半导体存储器件，其中，所述存储体控制电路包括：

激活控制电路，其适用于分别根据所述刷新命令和所述目标刷新命令而以所述预设延迟时间的间隔将第一激活信号和第二激活信号输出到选中的存储体；

地址发生电路，其适用于根据所述刷新命令而选择计数地址，以及根据所述目标刷新命令而选择并输出预储存的目标地址；以及

分别与所述存储体相对应的多个行电路，其适用于基于所述第一激活信号来将与所述计数地址相对应的所述正常字线激活，以及基于所述第二激活信号来将与所述目标地址相对应的所述目标字线激活，而在所述正常字线和所述目标字线被包括在同一单元区块中或所述相邻的单元区块中时掩蔽所述第二激活信号。

4.根据权利要求3所述的半导体存储器件，其中，所述存储体控制电路还包括：

感测放大器控制电路，其适用于：产生用于将所述感测放大器使能的所述感测放大器使能信号，以及在经过所述预设延迟时间之后根据所述刷新命令和所述目标刷新命令而将所述感测放大器使能信号激活。

5.根据权利要求3所述的半导体存储器件，其中，所述行电路中的每个行电路产生通过/失败信号，所述通过/失败信号表示所述正常字线和所述目标字线是否被包括在所述同一单元区块中或所述相邻的单元区块中，以及

所述存储体控制电路还包括：

目标反馈电路，其适用于基于所述第二激活信号来接收所述通过/失败信号，以及基于所述通过/失败信号来产生反馈信号。

6.根据权利要求5所述的半导体存储器件，其中，所述地址发生电路包括：

地址计数器，其适用于对所述刷新命令进行计数以用于产生所述计数地址；

目标储存器，其适用于根据所述目标刷新命令而从预储存的地址来选择并输出所述目标地址，以及基于所述反馈信号来控制所述目标地址的输出；以及

地址选择器，其适用于以所述预设延迟时间的间隔来输出所述计数地址和所述目标地址。

7.一种半导体存储器件，包括：

多个存储体，每个存储体包括多个单元区块和由相邻的单元区块共享的多个感测放大器；

激活控制电路，其适用于根据包括存储体信息的刷新命令而产生第一激活信号，根据目标刷新命令而产生第二激活信号，以及以预设延迟时间的间隔来将所述第一激活信号和所述第二激活信号输出到所述多个存储体之中的选中的存储体；以及

分别与每个存储体的所述单元区块相对应的多个区块控制电路，所述区块控制电路适用于基于所述第一激活信号来激活正常字线，以及基于所述第二激活信号来激活目标字线，而当所述正常字线和所述目标字线被包括在同一单元区块中或所述相邻的单元区块中时掩蔽所述第二激活信号。

8.根据权利要求7所述的半导体存储器件，还包括：

感测放大器控制电路，其适用于：产生用于将所述感测放大器使能的感测放大器使能信号，以及在经过所述预设延迟时间之后根据所述刷新命令和所述目标刷新命令而将所述感测放大器使能信号激活。