[发明专利]存储单元的擦除验证方法、装置、计算机设备及存储介质

说明书

本发明实施例公开了一种存储单元的擦除验证方法、装置、计算机设备及存储介质。所述方法包括：在确定产生对存储块的擦除验证需求时，获取所述存储块的当前擦除循环统计结果；查询与所述当前擦除循环统计结果匹配的擦除验证方式对所述存储块中每个存储单元进行擦除验证。本发明实施例可以在兼顾擦除验证的同时，降低对闪存的擦写损耗。

技术领域

本发明实施例涉及数据处理领域，尤其涉及一种存储单元的擦除验证方法、装置、计算机设备及存储介质。

背景技术

目前非易失性存储产品具备电子编程和擦除功能。例如在闪存(Flash Memory)领域，闪存是基于半导体的存储器，具有系统掉电后仍可保留内部信息和在线擦写等功能特点，目前闪存主要分为两大类，包括NOR闪存(NOR flash)和NAND闪存(NAND flash)，其中NOR flash通过热电子注入机制实现对器件编程，采用隧道效应实现擦除，而NAND flash的编程和擦除都通过隧道效应来实现。

具体的，NAND flash的物理结构决定了其擦除操作是块擦除，即针对某个存储块(某个区域)包括的多个存储单元同时进行擦除操作，而不会对每一个存储单元单独进行擦除操作。擦除操作实际是对某个存储块的每个存储单元的控制栅极施加零电压或负电压、P型硅半导体衬底施加正电压。在擦除操作执行之后需要进行擦除校验，当该存储块中每个存储单元均通过擦除校验时，确定该存储块擦除成功。目前现有的擦除验证方式包括字线同时验证(all wordline erase verify)和字线交替验证(alternate wordline eraseverify)等方式。

其中，字线同时验证方式容易出现过擦除的现象，导致存储器件在循环擦写过程中产生大量的界面缺陷，进而导致循环擦写能力的衰退。字线交替验证方式在存储器件初期使用中，由于擦除深度较浅，使得在编程容易出现编程单元与擦除单元的耦合，增大读错概率。

发明内容

本发明实施例提供了一种存储单元的擦除验证方法、装置、计算机设备及存储介质，可以在兼顾擦除验证的同时，降低对闪存的擦写损耗。

第一方面，本发明实施例提供了一种存储单元的擦除验证方法，包括：

在确定产生对存储块的擦除验证需求时，获取所述存储块的当前擦除循环统计结果；

查询与所述当前擦除循环统计结果匹配的擦除验证方式对所述存储块中每个存储单元进行擦除验证。

第二方面，本发明实施例提供了一种存储单元的擦除验证装置，包括：

当前擦除循环统计结果获取模块，用于在确定产生对存储块的擦除验证需求时，获取所述存储块的当前擦除循环统计结果；

擦除验证模块，用于查询与所述当前擦除循环统计结果匹配的擦除验证方式对所述存储块中每个存储单元进行擦除验证。

第三方面，本发明实施例还提供了一种设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序所述处理器执行所述程序时实现如本发明实施例中任一所述的存储单元的擦除验证方法。

第四方面，本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如本发明实施例中任一所述的存储单元的擦除验证方法。

本发明实施例通过根据擦除循环统计结果选择匹配的擦除验证方式进行擦除验证，实现根据擦除次数选择擦除验证方式，解决了现有技术中仅采用字线同时验证方式导致循环擦写能力的衰退或者仅采用字线交替验证方式读错概率增加的问题，适配存储单元的擦写次数选择合适的擦除验证方法，降低循环擦写能力的损耗，以及降低读错概率。

附图说明

图1是本发明实施例一中的一种存储单元的擦除验证方法的流程图；

图2是本发明实施例二中的一种存储单元的擦除验证方法的流程图；