[发明专利]分栅快闪存储器及其制备方法

说明书

本发明通过在所述半导体衬底上形成图形化的掩模层，所述图形化的掩模层覆盖了部分的所述存储区，并在所述字线栅极沿其延伸方向的端面上暴露出部分长度的字线栅极，所述图形化的掩模层还覆盖了所述逻辑区用于形成逻辑栅极的区域，使得在刻蚀形成逻辑栅极时，字线栅极端面上的部分长度的共享字线被刻蚀掉，避免共享字线和控制栅极之间在存储器边缘因隔离氮化硅缺失导致的短路问题，从而避免了分栅快闪存储器的失效问题。

技术领域

本发明涉及半导体制造领域，特别涉及一种分栅快闪存储器及其制备方法。

背景技术

在目前的半导体产业中，存储器件在集成电路产品中占了相当大的比例，存储器中的快闪存储器的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度和易于擦除等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

快闪存储器分为两种类型：叠栅(stack gate)快闪存储器和分栅(split gate)快闪存储器。叠栅快闪存储器具有浮栅和控制栅极，其中，控制栅极位于浮栅上方，制造叠栅快闪存储器的方法比制造分栅快闪存储器简单，然而叠栅快闪存储器存在过擦除问题。与叠栅快闪存储器不同的是，分栅快闪存储器在浮栅的一侧形成作为擦除栅极的字线，字线作为控制栅极，在擦写性能上，分栅快闪存储器有效地避免了叠栅快闪存储器的过擦除效应，电路设计相对简单。而且，分栅结构利用源端热电子注入进行编程，具有更高的编程效率，因而被广泛应用在各类诸如智能卡、SIM卡、微控制器、手机等电子产品中。

分栅快闪存储器包括具有存储区和逻辑区的半导体衬底，在所述半导体衬底的逻辑区上形成逻辑栅极时，容易将位于字线端面上的共享字线和控制栅极之间的SiN刻蚀掉，造成共享字线和控制栅极之间发生短路，从而引起了分栅快闪存储器的失效问题。

发明内容

本发明的目的在于提供一种分栅快闪存储器及其制备方法，以避免共享字线和控制栅极之间的短路问题，从而避免了分栅快闪存储器的失效问题。

为解决上述技术问题，本发明提供一种分栅快闪存储器的制备方法，包括以下步骤：

提供一半导体衬底，所述半导体衬底包括相邻设置的存储区和逻辑区，所述存储区形成有字线栅极，所述逻辑区形成有多晶硅层，所述字线栅极在沿其延伸方向的端面处发生短路；

在所述半导体衬底上形成图形化的掩模层，所述图形化的掩模层覆盖了部分的所述存储区，并在所述字线栅极沿其延伸方向的端面上暴露出部分长度的字线栅极，所述图形化的掩模层还覆盖了所述逻辑区用于形成逻辑栅极的区域；以及

以所述图形化的掩模层为掩模，刻蚀所述多晶硅层，以及暴露出的所述字线栅极，并去除剩余所述图形化的掩模层，形成逻辑栅极，从而形成分栅快闪存储器。

可选的，所述图形化的掩模层在沿所述字线栅极延伸方向上暴露出字线栅极的长度大于0.2μm。

进一步的，所述字线栅极包括形成于所述半导体衬底上的浮栅和控制栅极，以及嵌设在所述浮栅和控制栅极中的共享字线，其中，所述SiN层位于共享字线与控制栅极之间。

更进一步的，以所述图形化的掩模层为掩模，刻蚀暴露出的所述字线栅极，具体包括：

以所述图形化的掩模层为掩模，刻蚀暴露出的所述字线栅极中的共享字线。

更进一步的，以所述图形化的掩模层为掩模，刻蚀所述多晶硅层，以及暴露出的所述字线栅极，并去除剩余所述图形化的掩模层，形成逻辑栅极，从而形成分栅快闪存储器，具体包括：

以所述图形化的掩模层为掩模，通过干法刻蚀工艺刻蚀所述多晶硅层，以及暴露出的所述字线栅极，并去除剩余所述图形化的掩模层，形成逻辑栅极，从而形成分栅快闪存储器。