[发明专利]字线脉冲电路、字线脉冲侦测方法、读方法、芯片及设备

权利要求书

1.一种字线脉冲电路，其特征在于，包括：脉冲选项控制电路，字线脉冲生成器，和读操作侦测电路；其中，所述脉冲选项控制电路预记录多个脉冲宽度选项，一个脉冲宽度选项记录一个脉冲宽度；

所述脉冲选项控制电路用于，在测试模式下，对所述多个脉冲宽度选项进行遍历，针对每一遍历到的脉冲宽度选项，向所述字线脉冲生成器输出对应的字线脉冲生成控制信号；

所述字线脉冲生成器用于，在测试模式下，基于所述脉冲选项控制电路输出的字线脉冲生成控制信号，生成对应的字线脉冲；

所述读操作侦测电路用于，基于所述字线脉冲生成器生成的字线脉冲，对存储阵列进行读操作测试，从所述多个脉冲宽度选项中确定使存储阵列读操作成功的最小脉冲宽度选项，将所述最小脉冲宽度选项反馈给所述脉冲选项控制电路，以使所述脉冲选项控制电路存储所述最小脉冲宽度选项；

其中，所述读操作侦测电路用于，基于所述字线脉冲生成器生成的字线脉冲，对存储阵列进行读操作测试，包括：

对所述存储阵列的两条位线进行充电，使一条位线的充电电位比另一条位线的充电电位高一个阈值电压；

基于所述字线脉冲生成器生成的字线脉冲，下拉所述一条位线的电位，使所述一条位线的电位低于所述另一条位线的充电电位。

2.根据权利要求1所述的字线脉冲电路，其特征在于，所述读操作侦测电路用于，基于所述字线脉冲生成器生成的字线脉冲，对存储阵列进行读操作测试，包括：

基于所述字线脉冲生成器生成的字线脉冲，对存储阵列边角的存储单元进行读操作测试；

所述读操作侦测电路用于从所述多个脉冲宽度选项中确定使存储阵列读操作成功的最小脉冲宽度选项，包括：

从所述多个脉冲宽度选项中确定使存储阵列边角的存储单元均读操作成功的最小脉冲宽度选项。

3.根据权利要求1所述的字线脉冲电路，其特征在于，所述脉冲选项控制电路用于，在测试模式下，对所述多个脉冲宽度选项进行遍历包括：

在测试模式下，按照脉冲宽度选项由小至大的顺序，对所述多个脉冲宽度选项进行遍历，直至获取到所述读操作侦测电路反馈的最小脉冲宽度选项。

4.根据权利要求3所述的字线脉冲电路，其特征在于，所述读操作侦测电路用于，基于所述字线脉冲生成器生成的字线脉冲，对存储阵列进行读操作测试，包括：

针对所述字线脉冲生成器每一次生成的字线脉冲，对存储阵列进行读操作测试，直至基于所述字线脉冲生成器当前生成的字线脉冲，测试所述存储阵列读操作成功；

所述读操作侦测电路用于从所述多个脉冲宽度选项中确定使存储阵列读操作成功的最小脉冲宽度选项，包括：

将所述字线脉冲生成器当前生成的字线脉冲对应的脉冲宽度选项，确定为所述最小脉冲宽度选项。

5.根据权利要求1-4任一项所述的字线脉冲电路，其特征在于，所述脉冲选项控制电路还用于，在存储所述最小脉冲宽度选项时，存储工况条件，以存储各工况条件对应的最小脉冲宽度选项。

6.根据权利要求1所述的字线脉冲电路，其特征在于，所述读操作侦测电路包括：第一反相器，第一PMOS管，第一二极管；

第一反相器的输入端连接位线充电使能信号，其中所述位线充电使能信号激活时，存储阵列的位线预充电到高电位；所述第一反相器的输出端与第一PMOS管的栅极连接，所述第一PMOS管的源极连接工作电源电压，所述第一PMOS管的漏极与第一二极管的正极和存储阵列的位线互补连接，所述第一二极管的负极与存储阵列的位线真连接。

7.根据权利要求1所述的字线脉冲电路，其特征在于，所述读操作侦测电路包括：第二反相器，第二PMOS管，第一电阻，第二电阻；

所述第二反相器的输入端连接位线充电使能信号；所述第二反相器的输出端与第二PMOS管的栅极连接，所述第二PMOS管的源极连接工作电源电压，所述第二PMOS管的漏极与第一电阻的第一端和存储阵列的位线互补连接，所述第一电阻和第二电阻串联，且所述第一电阻的第二端与所述第二电阻的第一端连接，所述第二电阻的第二端接地，所述第一电阻和第二电阻之间连接存储阵列的位线真。