[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：形成衬底和位于衬底上的初始图形层，初始图形层利用刻蚀工艺所形成；利用等离子体沉积工艺，在初始图形层的侧壁形成覆盖层，初始图形层和覆盖层作为图形层。利用等离子体沉积工艺在初始图形层的侧壁形成覆盖层的过程中，该沉积工艺产生的等离子体能够去除初始图形层侧壁的悬挂键，使得初始图形层的侧壁具有较小的面粗糙度，覆盖层形成在初始图形层的侧壁，因此图形层的侧壁面粗糙度较小，且覆盖层通过等离子体沉积工艺形成，因此覆盖层的表面不具有悬挂键，从而覆盖层的侧壁上不易与环境中的水、O和H接触形成悬挂键，这使得图形层侧壁的面粗糙度较小，从而有利于提高半导体结构的电学性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构以及形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(short-channel effects，SCE)更容易发生。

因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；栅极结构也从原来的多晶硅栅极结构向金属栅极结构转变，在金属栅极结构中的功函数层能够调整半导体结构的阈值电压。

在半导体结构工作的过程中，所述栅极结构两侧的所述源漏掺杂层对所述沟道提供应力，提高沟道中载流子的迁移速率。

发明内容

本发明实施例解决的问题是提供半导体结构及其形成方法，提升器件的电学性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：形成衬底和位于所述衬底上的初始图形层，所述初始图形层利用刻蚀工艺所形成；利用等离子体沉积工艺，在所述初始图形层的侧壁形成覆盖层，所述初始图形层和覆盖层作为图形层。

可选的，所述初始图形层的材料为单晶硅、多晶硅或无定型硅，所述覆盖层的材料为单晶硅、多晶硅或无定型硅。

可选的，所述刻蚀工艺为干法刻蚀工艺。

可选的，所述等离子体沉积工艺包括直流叠加等离子体工艺或者等离子体增强原子层沉积工艺。

可选的，所述等离子体沉积工艺为直流叠加等离子体工艺，所述直流叠加等离子体工艺的工艺参数包括：腔室压强为4mTorr至50mTorr，源功率为100W至1000W，偏置功率为0至500W，直流电压为0至1200V，采用的反应气体包括碳氟气体、N₂、Ar和H₂中的一种或多种。

可选的，形成所述覆盖层的步骤中，所述覆盖层的厚度为0.5纳米至3纳米。

可选的，形成衬底和位于所述衬底上的初始图形层的步骤中，所述初始图形层为初始鳍部；在所述初始图形层的侧壁形成覆盖层的步骤中，所述初始图形层以及位于所述初始图形层侧壁的所述覆盖层作为所述图形层，所述图形层作为鳍部。

可选的，形成所述初始图形层后，形成所述覆盖层前，在所述初始图形层之间的所述衬底上形成隔离层，所述隔离层覆盖所述初始图形层的部分侧壁；在所述初始图形层的侧壁形成所述覆盖层的步骤中，所述覆盖层保形覆盖所述隔离层露出的所述初始鳍部以及所述隔离层的顶部；形成所述覆盖层后，还包括：去除位于所述隔离层的顶部的所述覆盖层。