[发明专利]半导体存储器装置

权利要求书

1.一种半导体存储器装置，所述半导体存储器装置包括：

第一沟道图案和第二沟道图案，所述第一沟道图案和所述第二沟道图案各自在垂直方向上延伸并且彼此面对；

沟道分隔图案，所述沟道分隔图案形成在所述第一沟道图案和所述第二沟道图案之间并在所述垂直方向上延伸；

层叠物，所述层叠物包括多个导电图案，每个导电图案围绕所述第一沟道图案、所述第二沟道图案和所述沟道分隔图案并且在所述垂直方向上彼此间隔开地层叠；

第一存储器图案，所述第一存储器图案设置在每个所述导电图案和所述第一沟道图案之间；以及

第二存储器图案，所述第二存储器图案设置在每个所述导电图案和所述第二沟道图案之间。

2.根据权利要求1所述的半导体存储器装置，所述半导体存储器装置还包括：

第一位线，所述第一位线在所述垂直方向上与所述层叠物间隔开，连接至所述第一沟道图案的一端，并且在不与所述垂直方向平行的第一方向上延伸；以及

第二位线，所述第二位线与所述第一位线平行地延伸，并在不与所述第一方向平行的第二方向上与所述第一位线间隔开，并连接至所述第二沟道图案的一端。

3.根据权利要求2所述的半导体存储器装置，其中，所述沟道分隔图案在相对于所述第一方向和第二方向的倾斜方向上延伸。

4.根据权利要求2所述的半导体存储器装置，其中，所述沟道分隔图案在所述第一方向上延伸。

5.根据权利要求2所述的半导体存储器装置，所述半导体存储器装置还包括：

至少一条第三位线，所述至少一条第三位线设置在所述第一位线和所述第二位线之间并且与所述第一沟道图案和所述第二沟道图案绝缘。

6.根据权利要求1所述的半导体存储器装置，所述半导体存储器装置还包括：

位线，所述位线在所述垂直方向上与所述层叠物间隔开，共同连接至所述第一沟道图案的一端和所述第二沟道图案的一端，并且在不与所述垂直方向平行的第一方向上延伸；

第一上导电图案，所述第一上导电图案设置在所述层叠物和所述位线之间并且围绕所述第一沟道图案的侧壁；

第二上导电图案，所述第二上导电图案设置在所述层叠物和所述位线之间并围绕所述第二沟道图案的侧壁；以及

上分隔结构，所述上分隔结构设置在所述第一上导电图案和所述第二上导电图案之间并且在不与所述第一方向平行的第二方向上延伸。

7.根据权利要求6所述的半导体存储器装置，

其中，所述上分隔结构被所述沟道分隔图案贯穿，

其中，所述沟道分隔图案在所述第二方向上延伸，并且

其中，所述上分隔结构在所述第一方向上比所述沟道分隔图案更宽。

8.根据权利要求1所述的半导体存储器装置，所述半导体存储器装置还包括：

位线，所述位线在所述垂直方向上与所述层叠物间隔开，共同连接至所述第一沟道图案的一端和所述第二沟道图案的一端，并且在不与所述垂直方向平行的第一方向上延伸；

下选择线，所述下选择线设置在所述层叠物和所述位线之间，并围绕所述第一沟道图案、所述沟道分隔图案和所述第二沟道图案；以及

上选择线，所述上选择线设置在所述下选择线和所述位线之间，并围绕所述第一沟道图案、所述沟道分隔图案和所述第二沟道图案；

其中，所述第一沟道图案包括面对所述下选择线的第一沟道区域和面对所述上选择线的第二沟道区域，

其中，所述第二沟道图案包括面对所述下选择线的第三沟道区域和面对所述上选择线的第四沟道区域，并且

其中，所述第一沟道区域和所述第四沟道区域中的每个的阈值电压高于所述第二沟道区域和所述第三沟道区域中的每个的阈值电压。

9.根据权利要求1所述的半导体存储器装置，其中，所述第一沟道图案和所述第二沟道图案中的每个包括面对所述沟道分隔图案的侧壁的第一侧壁和面对所述层叠物的第二侧壁，并且

其中，所述第二侧壁的曲率大于所述第一侧壁的曲率。