[发明专利]一种基于FPGA的图像采集、存储与显示系统

说明书

本发明公开了一种基于FPGA的图像采集、存储与显示系统，包括摄像头控制模块、图像缓存模块、存储输出模块、显示时序控制模块、显示输出模块，摄像头控制模块采集图像数据并进行图像数据的格式转换，图像缓存模块接收并存储摄像头控制模块输出的格式转换后的图像数据，存储输出模块接收图像缓存模块输出的图像数据，并将图像数据输送至DDR中，显示输出模块接收图像缓存模块输出的图像数据，显示时序控制模块根据显示输出模块接收的图像显示的分辨率来产生对应的信号，并控制显示输出模块输出相应分辨率的信号并通过连接口输送至显示器上，本发明能够同时实现图像数据采集、存储、显示，有效提高了图像存储、显示的实时性。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种基于FPGA的图像采集、存储与显示系统。

背景技术

FPGA由于其高度灵活性和可支持并行运算的优点，在图像处理方面得到了越来越广泛的应用。图像的采集、存储与显示是很多图像处理方法所必须的基本步骤。能否快速的实现采集、显示与采集、存储，决定了图像处理的效率；并且图像数据采集、显示与采集、存储能否在逻辑上相互独立，也与图像处理系统的稳定性息息相关。

当前，COMS图像传感器是一种性能比较高而技术相对成熟的图像采集传感器，而HDMI也是一种使用得越来越广泛的图像输出接口。通过设计一种可靠的、有效的方法：FPGA采集CMOS图像传感器的图像数据，并通过HDMI口显示到显示器上，同时将图像数据存入FPGA的DDR中，用以其它处理过程，有其实用性和必要性。

发明内容

本发明的目的是提供一种基于FPGA的图像采集、存储与显示系统，以提高图像存储、显示的实时性、稳定性、安全性。

本发明的上述技术目的是通过以下技术方案得以实现的：

本发明提供了一种基于FPGA的图像采集、存储与显示系统，包括摄像头控制模块、图像缓存模块、存储输出模块、显示时序控制模块、显示输出模块；

所述摄像头控制模块采集图像数据并进行图像数据的格式转换；

所述图像缓存模块接收并存储所述摄像头控制模块输出的格式转换后的图像数据；

所述存储输出模块接收所述图像缓存模块输出的图像数据，并将图像数据输送至DDR中；

所述显示输出模块接收所述图像缓存模块输出的图像数据；

所述显示时序控制模块根据预显示的分辨率来产生对应的信号，并控制所述显示输出模块输出相应分辨率的信号通过连接口输送至显示器上。

优选地，所述摄像头控制模块包括CMOS时序控制器、数据格式转换、FIFO和AXI总线接口；

所述CMOS时序控制器用于接收CMOS图像传感器所采集的图像数据；

所述数据格式转换用于对CMOS时序控制器所接收的图像数据进行数据格式的转换；

所述FIFO用于根据所述CMOS时序控制器的控制存储CMOS图像传感器所采集的图像数据；

在FIFO存完一帧图像数据后，开启AXI总线接口，允许DMA通过AXI总线接口搬运FIFO中一帧图像。

优选地，当一帧图像数据完全存入FIFO时，FIFO输出信号full，指示AXI总线接口打开，待一帧图像数据已完全被DMA搬运，FIFO输出信号empty，指示AXI总线接口关闭。

优选地，所述图像缓存模块包括AXI总线接口、地址选择器、存储单元、多路选择器、AXI总线接口、地址累加器A和地址累加器B；

存储单元由至少一个RAM组成；

地址选择器用于形成AXI总线接口与存储单元中其一RAM的通路，该RAM由地址累加器A选定；