[发明专利]半导体结构及其制造方法

说明书

本公开提供一种半导体结构及其制造方法。半导体结构包括：衬底，包括相互间隔排布的有源区和浅沟槽隔离区；多个隔离结构，位于所述衬底表面；多个凹槽，位于所述多个隔离结构之间，所述凹槽的底部具有第一斜面，所述第一斜面形成于所述有源区；导电插塞，位于所述凹槽中。本公开实施例可以避免在存储接触插塞结构制造过程中在多晶硅内部形成空气隙。

技术领

本公开涉及半导体制造技术领，具体而言，涉及一种能够避免产生空气隙的半导体结构及其制造方法。

背景技术

存储接触插塞结构(Storage Node Contact，SNC)是DRAM结构中用来连接晶体管与存储电容的接触结构，通常为多晶硅。SNC通常下部同时连接衬底和STI(Shallow TrenchIsolation，浅沟槽隔离)，顶部连接金属，侧壁为隔离结构的侧墙，隔离结构例如为位线结构或介质层结构。

在相关技术中，由于位线结构是先行制作好的，需要制造介质层结构作为隔离结构来制造SNC沟槽的另两个侧墙，并在沟槽中填充多晶硅以制作SNC。由于介质层侧墙硬度较大，只能通过沉积制造，因此沉积形成的介质层侧墙之间的沟槽通常为梯形结构(参考说明书图3)，上窄下宽，多晶硅沉积过程中难以控制沉积的均匀度，往往会在SNC内部形成空气隙，造成SNC的电性能发生变化，产生元件故障，降低了良品率。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种半导体结构及其制造方法，用于至少在一定程度上克服由于相关技术的限制导致的存储接触插塞结构制造过程中多晶硅内部存在空气隙的问题。

根据本公开的第一方面，提供一种半导体结构，包括：

衬底，包括相互间隔排布的有源区和浅沟槽隔离区；

多个隔离结构，位于所述衬底表面；

多个凹槽，位于所述多个隔离结构之间，所述凹槽的底部具有第一斜面，所述第一斜面形成于所述有源区；

导电插塞，位于所述凹槽中。

在本公开的一种示例性实施例中，所述凹槽的顶部面积小于底部面积。

在本公开的一种示例性实施例中，所述第一斜面的倾角为30°～40°。

在本公开的一种示例性实施例中，所述凹槽的底部还具有第二斜面，所述第二斜面形成于所述浅沟槽隔离区。

在本公开的一种示例性实施例中，所述第二斜面的倾角为20°～60°。

在本公开的一种示例性实施例中，所述隔离结构包括位线结构和介质层结构。

在本公开的一种示例性实施例中，所述凹槽的截面为方形、多边形、圆形或椭圆形中的一种或几种。

在本公开的一种示例性实施例中，所述多个凹槽呈阵列排布。

在本公开的一种示例性实施例中，所述第一斜面为弧面。

根据本公开的一个方面，提供一种半导体结构的制造方法，包括：

提供衬底，所述衬底包括相互间隔排布的有源区和浅沟槽隔离区；

在所述衬底表面形成牺牲层材料；

蚀刻部分所述牺牲层材料，以形成多个第一槽；

对所述第一槽沉积介质层后，去除剩余所述牺牲层材料，形成多个第二槽；

对所述第二槽的底部有源区露出部向下蚀刻以形成第一斜面；