[发明专利]一种数字集成电路的智能模块分析方法

说明书

本发明公开了一种数字集成电路的智能模块分析方法，包括以下步骤：S10，原始网表的初步整理；S20，对于模块，计算模块之间的相关系数：遍历当前所有的模块，依次选择一个模块M，计算它与其它各个模块的相关系数；S30，选择一个模块，查找其最大匹配项是否满足合并条件；S40，是，则合并模块；S50，否，则判断是否为最后一个模块；S60，是最后一个模块，则判断是否满足预设整理要求，是，则结束；否，则返回S20；不是最后一个模块，则返回S30。本发明对数字电路网表的进行分析，通过分析网表中器件之间的相互关系，智能地将器件整理到不同的模块中去，可以极大的提高数字电路网表的分析整理效率。

技术领域

本发明属于电子电路领域，具体涉及一种数字集成电路的智能模块分析方法。

背景技术

在集成电路的逆向分析技术中，数字电路的分析整理是一个重要分支。随着集成电路生产工艺的提升，芯片中集成的器件数量呈指数上升，对电路分析整理提出了越来越高的要求。

在集成电路的正向设计中，工程师是根据设计需求划分模块，参见图1，划分为module1-module5，用高级硬件描述语言分别描述相关模块功能，然后经综合、布局布线工具软件处理后，得到最终的器件版图。

而逆向分析则是一个完全相反的过程，工程师首先面对的是一个蛛网般庞杂混乱的器件网络，参见图2，尚且只是一个器件网表的局部，然后通过梳理一点点理解这些器件的关系和用途，最终将这些器件根据功能划分到一层层不同的模块中去。通常工程师需要根据自己的经验整理器件并将之模块化，边理解边整理，整理模块的过程就是一步步理解网表的过程。这种人工的分析过程不仅需要耗费大量的时间，而且对工程师的能力有非常高的要求。有时遇上特别复杂的器件连接关系，甚至会让工程师一筹莫展，花费大量时间也难有寸进。

发明内容

鉴于以上存在的技术问题，本发明用于提供一种对数字电路网表进行分析，通过分析网表中器件之间的相互关系，智能地将器件整理到不同的模块中去，可以极大的提高数字电路网表的分析整理效率。

采用如下的技术方案：

S10，原始网表的初步整理：数字电路网表中的器件分为组合逻辑器件、触发器和锁存器，根据器件类别，对强相关的器件进行最初始的模块合并；

S20，对于模块，计算模块之间的相关系数：遍历当前所有的模块，依次选择一个模块M，计算它与其它各个模块的相关系数；

S30，选择一个模块，查找其最大匹配项是否满足合并条件；

S40，是，则合并模块；

S50，否，则判断是否为最后一个模块；

S60，是最后一个模块，则判断是否满足预设整理要求，是，则结束；否，则返回S20；

不是最后一个模块，则返回S30；

其中，S20中对于器件，亦与上述步骤相同。

优选地，所述原始网表的初步整理包括以下步骤：

S11，遍历网表中的所有组合逻辑器件，将所有的组合逻辑锥合并成独立模块；

S12，遍历网表中的所有网线，分析其驱动的器件列表，即一个或多个输入引脚连接至该网线的所有器件，如果该网线所驱动的器件都为相同类型器件，且器件数量小于预设数值，将所驱动的器件合并成独立模块。

优选地，所述计算模块之间的相关系数，为一模块M和另一模块S的相关系数计算公式：