[发明专利]集成电路器件及其制造方法

说明书

提供了集成电路器件及其制造方法。集成电路器件可以包括交替地堆叠的多个字线结构和多个绝缘膜。所述多个字线结构和所述多个绝缘膜的侧面限定了延伸穿过所述多个字线结构和所述多个绝缘膜的沟道孔的侧面。所述器件还可以包括位于所述沟道孔的侧面上的阻挡介电膜，以及位于所述阻挡介电膜且分别位于所述多个字线结构的侧面上的多个电荷存储膜。所述多个电荷存储膜中的每一个电荷存储膜可以包括顺序地堆叠在所述多个字线结构的侧面中的相应侧面上的第一电荷存储膜和第二电荷存储膜。所述第二电荷存储膜的表面可以在其中间部分包括凹部。

相关申请的交叉引用

本申请要求于2019年2月22日在韩国知识产权局提交的韩国专利申请No.10-2019-0021288的权益，该韩国申请的公开内容以引用的方式全部合并于本申请中。

技术领域

本发明构思涉及集成电路器件及其制造方法，更具体地，涉及包括非易失性垂直存储器件的集成电路器件及其制造方法。

背景技术

随着集成电路器件的容量和集成度的增加，已经提出了一种通过在竖直方向上将多个存储单元堆叠在衬底上来增加存储容量的垂直存储器件。当在垂直存储器件中在竖直方向上的单元堆叠密度增加时，每个存储单元的竖直高度和在竖直方向上彼此相邻的存储单元之间的间隔减小。因此，存储单元中可能没有存储足够量的电荷，或者相邻存储单元之间可能产生干扰，因此，集成电路器件的可靠性可能劣化。

发明内容

本发明的构思提供了一种集成电路器件及其制造方法，即使在高度微缩的垂直存储器件中每个存储单元的竖直高度和在竖直方向上彼此相邻的存储单元之间的间隔相对小时，所述集成电路器件仍能够在每个存储单元中存储足够量的电荷，并且具有能够减少相邻的存储单元之间的干扰并改善可靠性的结构。

根据本发明构思的方面，提供了一种集成电路器件，其包括：多个字线结构，所述多个字线结构在与衬底的主表面平行的水平方向上在所述衬底上延伸，并且在与所述衬底的主表面垂直的竖直方向上彼此交叠；多个绝缘膜，所述多个绝缘膜与所述多个字线结构在所述竖直方向上交替地堆叠并在所述水平方向上延伸，其中，所述多个字线结构的侧面和所述多个绝缘膜的侧面限定了延伸穿过所述多个字线结构和所述多个绝缘膜的沟道孔的侧面；阻挡介电膜，所述阻挡介电膜在所述沟道孔的所述侧面上延伸；以及多个电荷存储膜，所述多个电荷存储膜在所述沟道孔中在所述阻挡介电膜上彼此间隔开，并且分别位于所述多个字线结构的所述侧面上，所述多个电荷存储膜中的每一个电荷存储膜包括顺序地堆叠在所述多个字线结构的所述侧面中的相应侧面上的第一电荷存储膜和第二电荷存储膜，其中，所述第二电荷存储膜包括面对所述阻挡介电膜的第一表面和与所述第一表面相对的第二表面，并且所述第二电荷存储膜的所述第二表面在其沿所述竖直方向的中间部分包括凹部。

根据本发明构思的另一方面，提供了一种集成电路器件，其包括：多个字线结构，所述多个字线结构在与衬底的主表面平行的水平方向上在所述衬底上延伸，并且在垂直于所述主表面的竖直方向上彼此交叠；多个绝缘膜，所述多个绝缘膜与所述多个字线结构在所述竖直方向上交替地堆叠并在所述水平方向上延伸，其中，所述多个字线结构的侧面和所述多个绝缘膜的侧面限定了延伸穿过所述多个字线结构和所述多个绝缘膜的沟道孔的侧面；沟道膜，所述沟道膜在所述沟道孔中在所述竖直方向上延伸；阻挡介电膜，所述阻挡介电膜位于所述沟道孔中，并且在所述沟道孔中在所述多个字线结构的所述侧面和所述多个绝缘膜的所述侧面上延伸，所述阻挡介电膜包括面对所述沟道膜的表面，并且所述表面包括分别位于所述多个字线结构的所述侧面上的多个凹槽；以及多个电荷存储膜，其中，所述多个电荷存储膜中的每个电荷存储膜的至少一部分位于所述阻挡介电膜的所述多个凹槽中的相应凹槽中。