[发明专利]存储系统及其操作方法

说明书

一种存储系统，包括：第一错误检测电路，其适用于使用从主机传送来的主机数据和主机地址来生成第一错误检测码；第二错误检测电路，其适用于使用包括一个或更多个主机数据、与一个或更多个主机地址相对应的逻辑地址、与所述逻辑地址相对应的物理地址以及一个或更多个第一错误检测码的系统数据来生成第二错误检测码；第三错误检测电路，其适用于使用所述系统数据、所述一个或更多个第一错误检测码和所述第二错误检测码来生成第三错误检测码；以及第一存储器，其适用于储存所述系统数据、所述一个或更多个第一错误检测码、所述第二错误检测码和所述第三错误检测码。

相关申请的交叉引用

本申请要求于2019年1月24日提交的申请号为10-2019-0009054的韩国专利申请的优先权，通过引用将其全部内容合并于此。

技术领域

该专利文献涉及在存储系统的语境中的错误检测和校正。

背景技术

在半导体存储器件工业的开始，带有无缺陷存储单元的许多原始的好的裸片存在于经过半导体制造工艺的存储芯片中。好的裸片分布在晶圆上。然而，存储器件的容量的逐渐增加使得难以制造具有无缺陷存储单元的存储器件。目前，似乎不太可能在不久的将来制造这种无缺陷存储器件。作为用于克服这种情况的一个措施是使用一种用冗余存储单元来修复存储器件的有缺陷存储单元的方法。

作为另一种措施，错误校正码(ECC)电路用于检测和校正存储单元中发生的错误以及在存储系统的读取操作和写入操作期间传输数据时发生的错误。

近来，随着现代存储系统变得越来越复杂，这种系统的存储器控制器还对地址和数据执行各种处理，这可能导致附加错误。因此，需要一种用于检测和校正发生在存储器控制器以及存储系统的存储器中的错误的技术。

发明内容

各个实施例针对能够改善存储系统的错误检测和错误校正效率的存储系统，以及操作这种存储系统的方法。

在一个实施例中，一种存储系统可以包括：第一错误检测电路，其适用于使用从主机传送来的主机数据和主机地址来生成第一错误检测码；第二错误检测电路，其适用于使用包括一个或更多个主机数据、与一个或更多个主机地址相对应的逻辑地址、与逻辑地址相对应的物理地址以及一个或更多个第一错误检测码的系统数据来生成第二错误检测码；第三错误检测电路，其适用于使用系统数据、一个或更多个第一错误检测码和第二错误检测码来生成第三错误检测码；以及第一存储器，其适用于储存系统数据、一个或更多个第一错误检测码、第二错误检测码和第三错误检测码。

在一个实施例中，一种存储系统可以包括：错误检测电路，其适用于在写入操作期间使用地址和数据来生成错误检测码；和存储器，其适用于在写入操作期间储存数据和错误检测码。

在一个实施例中，存储系统的操作方法可以包括：接收写入数据和写入地址；使用写入数据和写入地址来生成错误检测码；并且将写入数据和错误检测码写入到在存储器中通过写入地址选择的区域中。

附图说明

图1是示出根据一个实施例的存储系统的示图。

图2是示出根据一个实施例的存储系统的操作的示图。

图3是示出根据一个实施例的存储系统的示图。

图4是示出根据一个实施例的存储系统的写入操作的示图。

图5是示出根据一个实施例的存储系统的读取操作的示图。

图6是示出根据一个实施例的由代码CRC-3、CRC-10和RS保护的信息的示图。

具体实施方式