[发明专利]半导体器件

说明书

一种半导体器件，包括：形成在衬底之上的测试晶体管；形成在衬底的上部中的测试图案结构，其与所述测试晶体管间隔开；以及位于测试图案结构与测试晶体管之间的保护晶体管。

相关申请的交叉引用

本申请要求2018年12月24日提交的申请号为10-2018-0168376的韩国专利申请的优先权，其公开内容通过引用整体合并于此。

技术领域

本发明的各种实施例总体上涉及一种半导体器件，并且更具体地，涉及一种包括测试图案结构的半导体器件。本发明还涉及用于制造所述半导体器件的方法。

背景技术

在制造半导体器件时，形成薄膜的工艺和/或蚀刻薄膜的工艺可以执行若干次。利用等离子体的各种处理可以用于形成薄膜的工艺和蚀刻薄膜的工艺。

在等离子体处理中，与栅电极电连接的线层可以收集来自等离子体的电荷。结果，在栅极电介质层中可能发生等离子体诱导损伤(PID)。

此外，通常，当开发半导体器件时，可以通过使用测试图案来检查晶体管的特性。然而，仍然难以避免在形成测试图案时可能发生的等离子体诱导损伤(PID)。

因此，需要开发改进的能够防止晶体管的测试期间的等离子体诱导损伤的技术。

发明内容

本发明的各个实施例针对能够防止等离子体诱导损伤的半导体器件。

根据本发明的一个实施例，一种半导体器件包括：测试元件；测试图案结构；以及保护元件，其可操作地位于所述测试图案结构与所述测试元件之间，用于保护所述测试元件免受等离子体诱导损伤。

根据本发明的实施例，一种用于制造半导体器件的方法包括：在衬底的第一区域之上形成测试晶体管；形成与所述测试晶体管耦接的保护晶体管，并且所述保护晶体管形成在衬底的第二区域之上；形成与所述保护晶体管耦接的测试图案结构，并且所述测试图案结构形成在所述保护晶体管之上，其中，由所述测试图案结构引起的等离子体诱导损伤通过所述保护晶体管被释放到衬底。

通过以下结合附图对优选实施例的详细描述，将更好地理解本发明的这些和其他特征和优点。

附图说明

图1是根据本发明一个实施例的半导体器件的等效电路图。

图2是示出图1的半导体器件的实施例的截面图。

图3是示出根据本发明另一实施例的半导体器件的截面图。

图4是根据本发明另一实施例的半导体器件的等效电路图。

图5是根据本发明另一实施例的半导体器件的等效电路图。

图6A至图6D是示出根据本发明一个实施例的制造半导体器件的方法的截面图。

具体实施方式

下面将参考附图更详细地描述本发明的各个实施例。然而，本发明可以以不同的形式体现，并且不应被解释为局限于本文阐述的实施例。相反，提供这些实施例以使得本公开将是透彻和完整的，并将向本领域技术人员充分传达本发明的范围。贯穿本公开，在本发明的各个附图和实施例中，相似的附图标记指代类似的部分。

如在本文中使用的，单数形式也意图包括复数形式，除非上下文明确地不这样指出。除非不这样说明或从上下文明确是指单数形式，否则在本申请和所附权利要求书中使用的冠词“一”和“一个”通常应被解释为意指“一个或更多个”。

应该理解，附图是所描述的器件的简化示意图，并且可能不包括众所周知的细节，以避免使本发明的特征模糊不清。