[发明专利]高PSRR的低压差线性稳压器

说明书

本发明揭示了一种高PSRR的低压差线性稳压器，所述低压差线性稳压器包括误差放大器EA、MOS管M1和M2、分压电阻Rf1和Rf2、及补偿电路，补偿电路位于误差放大器EA输出端与低压差线性稳压器输出端V_OUT之间，其中，MOS管M1为高压PMOS管，MOS管M2为低压PMOS管，MOS管M1和MOS管M2串联于低压差线性稳压器输入端V_IN和输出端V_OUT之间，且MOS管M1的源极与MOS管M2的漏极相连。本发明通过在LDO的输出通路串联一个低压PMOS管和一个高压PMOS管，能够稳定输出电压，有利于改善高频PSRR、提高环路带宽，减小补偿电路占用面积、降低成本；驱动电路及交流耦合电路能够有效限制输出电压V_OUT的过冲，提高了LDO的抗干扰性能。

技术领域

本发明属于低压差线性稳压器技术领域，具体涉及一种高PSRR的低压差线性稳压器。

背景技术

低压差线性稳压器(Low Dropout regulator，LDO)具有输出噪声小、电路结构简单、占用芯片面积小和电压纹波小等优点，已成为电源管理芯片中的一类重要电路。低压差线性稳压器能够为模拟电路和射频电路等噪声敏感电路提供低输出纹波的电源，而且由于结构相对简单，外围元器件少，因而被广泛应用于片上系统芯片中。

参图1所示，现有技术中的LDO主要包括误差放大器EA、MOS管M1、分压电阻Rf1和Rf2。LDO基本原理为：误差放大器EA用于放大反馈输出电压Vfb与基准电压Vref之间的差值，MOS管M1的栅源电压V_GATE增大或减小电流以控制输出电压，实现输出电压的稳定，最终Vref和Vfb误差放大经过误差放大器EA构成负反馈使得输出电压稳定在V_OUT＝Vref×(Rf1+Rf2)/Rf1。

现有技术中的LDO想要获得高PSRR(电源抑制比)，需要很高的开环增益以及很宽的带宽，这样就需要较大的器件面积以及较大的功耗，而且环路稳定性比较难设计，需要相对复杂的环路补偿网络。

当输入电压V_IN为高压时，M1还必须使用高压PMOS管，其栅极寄生电容比低压PMOS高很多，进一步增加了环路补偿电路的面积、降低了带宽。

另外，在LDO环路带宽受限的情况下，V_IN上的高频大幅度电压扰动(例如发生浪涌时)容易使输出产生电压过冲，严重时会造成LDO的负载过压烧毁。为缓解此问题，要么在LDO输出端加钳位电路(如TVS)加以保护；要么增大输出端电容，以减小输出电压过冲；还可以在P_GATE和V_IN之间并联一个大电容，使P_GATE跟随V_IN一起变化，但这样会严重压缩环路带宽，增加补偿电路面积，以上方面都会明显增加成本。

因此，针对上述技术问题，有必要提供一种高PSRR的低压差线性稳压器。

发明内容

本发明的目的在于提供一种高PSRR的低压差线性稳压器，以实现LDO的高PSRR(电源抑制比)和高抗干扰性能。

为了实现上述目的，本发明一实施例提供的技术方案如下：

一种高PSRR的低压差线性稳压器，所述低压差线性稳压器包括误差放大器EA、MOS管M1和M2、分压电阻Rf1和Rf2、及补偿电路，补偿电路位于误差放大器EA输出端与低压差线性稳压器输出端V_OUT之间，其中，MOS管M1为高压PMOS管，MOS管M2为低压PMOS管，MOS管M1和MOS管M2串联于低压差线性稳压器输入端V_IN和输出端V_OUT之间，且MOS管M1的源极与MOS管M2的漏极相连。