[发明专利]金属化叠层及其制造方法及包括金属化叠层的电子设备

说明书

公开了一种金属化叠层及其制造方法及包括这种金属化叠层的电子设备。根据实施例，金属化叠层可以包括在衬底上交替设置的至少一个互连线层和至少一个过孔层。金属化叠层中至少一对相邻的互连线层和过孔层包括互连线层中的互连线以及过孔层中的过孔。互连线层比过孔层更靠近衬底。互连线的至少一部分上的过孔的外周侧壁不超出互连线的所述至少一部分的外周侧壁。

技术领域

本公开涉及半导体领域，更具体地，涉及金属化叠层及其制造方法及包括这种金属化叠层的电子设备。

背景技术

随着半导体器件的不断小型化，越来越难以制造高密度的互连结构，因为需要极细的金属线(意味着小晶粒尺寸、过大的阻挡层厚度及因此导致的大电阻)和极小的线间隔(意味着未对准、难以填充接触孔)。另外，难以将金属线与过孔对准，这会导致集成电路(IC)中的短路或开路故障，并因此增加IC的制造成本。

发明内容

有鉴于此，本公开的目的至少部分地在于提供一种金属化叠层及其制造方法及包括这种金属化叠层的电子设备。

根据本公开的一个方面，提供了一种金属化叠层，包括在衬底上交替设置的至少一个互连线层和至少一个过孔层。金属化叠层中至少一对相邻的互连线层和过孔层包括互连线层中的互连线以及过孔层中的过孔。互连线层比过孔层更靠近衬底。互连线的至少一部分上的过孔的外周侧壁不超出互连线的所述至少一部分的外周侧壁。

根据本公开的另一方面，提供了一种制造金属化叠层的方法。金属化叠层包括交替设置的至少一个互连线层和至少一个过孔层。所述方法包括通过以下操作来形成金属化叠层中至少一对相邻的互连线层和过孔层：在下层上形成第一金属层；在第一金属层上形成第二金属层；将第一金属层和第二金属层构图为互连图案；将第二金属层构图为分离的部分，以形成所述过孔。

根据本公开的另一方面，提供了一种电子设备，包括上述金属化叠层。

根据本公开的实施例，互连图案可以通过光刻来形成。于是，互连线的线宽和间隔以及过孔的关键尺寸(CD)和间隔可以由光刻的线宽或CD以及间隔来确定，从而可以减小线宽或CD以及间隔，并因此增加集成密度。另外，避免了常规工艺中金属填充的难题。而且，由于不使用填充工艺，可以使用钌(Ru)、钼(Mo)、铑(Rh)、铂(Pt)、铱(Ir)、镍(Ni)、钴(Co)或铬(Cr)等金属材料，从而可以不必使用扩散阻挡层。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1至16示意性示出了根据本公开实施例的制造金属化叠层的流程中的一些阶段；

图17至24(d)示意性示出了根据本公开另一实施例的制造金属化叠层的流程中的一些阶段，

其中，图3(a)、7、8(a)、9、10(a)、11(a)、14(a)、18(a)、21、22(a)、23、24(a)是俯视图，图1、2、10(b)、11(b)、12(a)、14(b)、15(a)、15(b)、16、17、24(b)是沿AA′线的截面图，图3(b)、4(a)、5(a)、8(b)、10(c)、11(c)、12(b)、13(a)、14(c)、18(b)、19(a)、20(a)、22(b)、24(c)是沿BB′线的截面图，图3(c)、4(b)、5(b)、8(c)、10(d)、11(d)、12(c)、13(b)、14(d)、18(c)、19(b)、20(b)、22(c)、24(d)是沿CC′线的截面图，图6(a)至6(c)是沿BB′线或CC′线的截面中金属线附近区域的放大图。

贯穿附图，相同或相似的附图标记表示相同或相似的部件。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。