[发明专利]JFET器件的制造方法、JFET器件及其版图结构

说明书

本申请公开了一种JFET器件的制造方法、JFET器件及其版图结构，该制造方法包括：提供一衬底；在衬底的第一预定区域和第二预定区域进行离子注入，形成深N型阱，该深N型阱在第二预定区域形成有至少两个子阱，子阱呈横向方向的梯度浓度；在第二预定区域形成场氧层；在深N型阱内，子阱的一侧形成P型阱；在第三预定区域和第四预定区域进行P型离子注入，分别形成第一P型重掺杂区和第二P型重掺杂区；在第五预定区域、第六预定区域和第七预定区域进行N型离子注入，分别形成第一N型重掺杂区、第二N型重掺杂区和第三N型重掺杂区。本申请通过形成包括至少两个具有呈横向方向的梯度浓度的子阱的深N型阱，能够在不设置PTOP的情况下实现了较高的电流密度。

技术领域

本申请涉及半导体制造技术领域，具体涉及一种JFET器件的制造方法、JFET器件及其版图结构。

背景技术

结型场效应晶体管(Junction Field-Effect Transistor，JFET)是由PN结的栅极(Gate)、源极(Source)和漏极(Drain)构成的一种具有放大功能的三端有源器件,其工作原理是通过电压改变沟道的导电性来实现对输出电流的控制。

相关技术中，对于超高压的JFET器件，为了提高关态下的击穿电压(BreakdownVoltage，BV)，通常在漂移区引入浮置P型结构(PTOP，P型离子注入)，帮助深N型阱(Deep N-type Well，DNW)耗尽，从而获得较短的漂移区尺寸，提高JFET电流密度。

然而，PTOP的引入会造成JFET开态时，在漏极承受高压时引起PTOP-DNW-PW(P型阱)寄生管开启，由于PW为JFET器件的栅极，因此寄生漏电造成JFET器件的开态击穿电压(on-BV)变低，从而在一定程度上降低了器件的可靠性。

发明内容

本申请提供了一种JFET器件的制造方法、JFET器件及其版图结构，可以解决相关技术中提供的JFET器件的可靠性较差问题。

一方面，本申请实施例提供了一种JFET器件的制造方法，包括：

提供一衬底；

在所述衬底的第一预定区域和第二预定区域进行离子注入，形成深N型阱，所述深N型阱在所述第二预定区域形成有至少两个子阱，所述子阱呈横向方向的梯度浓度；

在所述第二预定区域形成场氧层；

在所述深N型阱内，所述子阱的一侧形成P型阱；

在第三预定区域和第四预定区域进行P型离子注入，分别形成第一P型重掺杂区和第二P型重掺杂区，所述第一P型重掺杂区位于所述深N型阱的外部，所述第二P型重掺杂区位于所述P型阱内；

在第五预定区域、第六预定区域和第七预定区域进行N型离子注入，分别形成第一N型重掺杂区、第二N型重掺杂区和第三N型重掺杂区，所述第一N型重掺杂区位于所述深N型阱内且位于所述第一P型重掺杂区和所述第二P型重掺杂区之间，所述第二N型重掺杂区位于所述P型阱内且位于所述场氧层和所述第二P型重掺杂区之间，所述第三N型重掺杂区位于所述深N型阱内且位于所述子阱的另一侧；

所述第一N型重掺杂区为所述JFET器件的源极，所述第二P型重掺杂区和所述P型阱为所述JFET器件的第一栅极，所述第一P型重掺杂区和所述衬底为所述JFET器件的第二栅极，所述第三N型重掺杂区为所述JFET器件的漏极。

可选的，所述在所述衬底的第一预定区域和第二预定区域进行离子注入，形成深N型阱，包括：

在除所述第一预定区域和所述第二预定区域的其它区域覆盖光阻，在所述第二预定区域的至少一个预定子区域覆盖光阻；

对所述第一预区域和所述第二预定区域进行离子注入，形成位于所述第一预定区域的第一子掺杂区以及位于所述第二预定区域的至少两个第二子掺杂区；