[发明专利]非易失性存储器装置及其编程方法

权利要求书

1.一种非易失性存储器装置，包括：

存储器单元阵列，包括分别连接到多条位线的多个存储器单元；以及

控制逻辑单元，被配置为控制关于所述多个存储器单元的编程操作，其中，控制逻辑单元还被配置为：

在编程操作期间，通过使用正常编程验证条件来执行关于所述多个存储器单元的正常编程验证操作，以及

基于在编程操作期间接收的挂起命令，通过使用与正常编程验证条件不同的初始编程验证条件来执行关于所述多个存储器单元的初始编程验证操作。

2.根据权利要求1所述的非易失性存储器装置，其中，响应于挂起命令或在挂起命令之后接收的恢复命令，执行初始编程验证操作。

3.根据权利要求1所述的非易失性存储器装置，其中，在挂起命令被接收之前的编程循环中或者在初始编程验证操作之后的编程循环中执行正常编程验证操作。

4.根据权利要求1所述的非易失性存储器装置，其中，

正常编程验证条件包括正常发展时间，并且

初始编程验证条件包括与正常发展时间不同的初始发展时间。

5.根据权利要求4所述的非易失性存储器装置，其中，

正常发展时间对应于在正常编程验证操作期间所述多条位线的预充电部分与分别连接到所述多条位线的多个感测节点的感测部分之间的时间部分，并且

初始发展时间对应于在初始编程验证操作期间所述多条位线的预充电部分与所述多个感测节点的感测部分之间的时间部分。

6.根据权利要求4所述的非易失性存储器装置，还包括：

页缓冲器单元，包括分别连接到所述多条位线的多个页缓冲器，

其中，所述多个页缓冲器之中的第一页缓冲器包括：

第一晶体管，连接到第一感测节点并由位线设置信号驱动，第一感测节点连接到所述多条位线之中的第一位线；以及

第二晶体管，连接在第一位线与第一感测节点之间，并由位线连接控制信号驱动，并且

初始发展时间和正常发展时间中的每个对应于从位线设置信号被去激活的时间点到位线连接控制信号被去激活的时间点的时间部分。

7.根据权利要求1所述的非易失性存储器装置，其中，

正常编程验证条件包括正常编程验证电压，并且

初始编程验证条件包括与正常编程验证电压不同的初始编程验证电压。

8.根据权利要求7所述的非易失性存储器装置，还包括：

行解码器，被配置为驱动连接到所述多个存储器单元的选择的字线，

其中，行解码器还被配置为：在正常编程验证操作期间将正常编程验证电压施加到选择的字线，并且在初始编程验证操作期间将初始编程验证电压施加到选择的字线。

9.根据权利要求1所述的非易失性存储器装置，其中，挂起命令在编程操作的第N编程循环之后被接收，其中，N是大于或等于2的自然数。

10.根据权利要求9所述的非易失性存储器装置，其中，挂起命令是第一挂起命令，其中，

基于第二挂起命令在编程操作的第一编程循环至第N-1编程循环中的一个中被接收，控制逻辑单元还被配置为：响应于第二挂起命令或者在第二挂起命令之后接收的恢复命令，通过使用正常编程验证条件来执行关于所述多个存储器单元的正常编程验证操作。

11.根据权利要求1所述的非易失性存储器装置，其中，挂起命令在将所述多个存储器单元编程到第M编程状态已经完成之后被接收，其中，M是大于或等于2的自然数。

12.根据权利要求11所述的非易失性存储器装置，其中，挂起命令是第一挂起命令，其中

基于第二挂起命令在将所述多个存储器单元编程到第M编程状态完成之前被接收，控制逻辑单元响应于第二挂起命令或者在第二挂起命令之后接收的恢复命令，通过使用正常编程验证条件来执行关于所述多个存储器单元的正常编程验证操作。