[发明专利]一种并行级联空间耦合RA码的设计方法

说明书

本发明公开了一种并行级联空间耦合RA码的设计方法，选取一个(J,K)规则RA码原模图；复制RA码原模图，得到L个RA码原模图，依次对L个RA码原模图进行排列，且排列后位置分别为1,2，…，L；将L个RA码原模图中的消息比特节点和校验比特节点进行连接，形成(J,K,L)SCRA码耦合链；在(J,K,L)SCRA码耦合链中添加校验比特节点和奇偶比特节点，生成并行级联SCRA码的原模图；根据并行级联SCRA码的原模图生成并行级联SCRA码；本申请实施例通过在(J,K,L)SCRA码耦合链中添加校验比特节点和奇偶比特节点，并通过简单便捷的连接方法生成并行级联SCRA码的原模图，自身具有随机化结构，不需要额外引入交织器，在编译码时不需要进行交织和解交织运算，从而降低了译码时延。

【技术领域】

本发明属于差错控制编码技术领域，尤其涉及一种并行级联空间耦合RA码的设计方法。

【背景技术】

空间耦合重复累加码(Spatially Coupled RepeatAccumulate,SCRA)是一类特殊的空间耦合低密度奇偶校验码(Spatially Coupled Low Density Parity Check,SC-LDPC)。SC-LDPC码于2011年由Kudekar等人提出，并证明了在二进制删除信道(BinaryErasure Channel,BEC)和一般二进制无记忆对称(Binary Memoryless Symmetric,BMS)信道下采用置信传播(BeliefPropagation,BP)译码算法可获得接近于相应分组LDPC码采用最大后验概率译码算法的性能，这种现象称为“阈值饱和”，而SC-LDPC码也因在低延迟、高效存储的滑窗译码算法下具有可达容量限的优异性能而成为研究热点。

SCRA码的耦合链构造方法与SC-LDPC码类似，具体为：将一个简单的规则RA码的原模图复制若干次，产生一系列完全相同的原模图，相邻的图之间通过边的展开连接成一条耦合链。不同的是，SCRA码的构造仅对RA码中重复部分进行空间耦合操作，累加部分保持原样，这样做使得SCRA码不仅能保留RA码低编码复杂度的固有优势，还具有空间耦合码的“阈值饱和”特性。

并行级联码是利用短码构造性能优异，且译码复杂度可接受的长码的一种有效编码方案，对于突发错误和随机错误具有良好的纠错能力。但是，现存的并行级联码的并行级联结构需要交织器来实现随机化构造，引入交织器使得编译码时需要进行交织和解交织运算，因此，会带来编译码时延的增加。

【发明内容】

本发明的目的是提供一种并行级联空间耦合RA码的设计方法，以降低空间耦合RA码进行并行级联时的编译码时延。

本发明采用以下技术方案：一种并行级联空间耦合RA码的设计方法，包括：

选取一个(J,K)规则RA码原模图；其中，J是RA码原模图中消息比特节点的度，K是RA码原模图中校验比特节点的度，J和K均为正整数；

复制RA码原模图，得到L个RA码原模图，依次对L个RA码原模图进行排列，且排列后位置分别为1,2，…，L；

将L个RA码原模图中的消息比特节点和校验比特节点进行连接，形成(J,K,L)SCRA码耦合链；

在(J,K,L)SCRA码耦合链中添加校验比特节点和奇偶比特节点，生成并行级联SCRA码的原模图；

根据并行级联SCRA码的原模图生成并行级联SCRA码。

进一步地，RA码原模图包括消息比特节点、校验比特节点、奇偶比特节点和连接它们之间的边；

RA码原模图中奇偶比特节点的度为2；

RA码原模图中包含J'个校验比特节点、K'个消息比特节点和J'个奇偶比特节点；

a表示J和K的最大公约数，J＝aJ'，K＝aK'，gcd(J',K')＝1。