[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，半导体结构包括：基底，基底内具有相邻的阱区和掺杂区，以及位于掺杂区远离阱区一侧的隔离结构；栅极结构，位于阱区和掺杂区交界处的基底上；掺杂层，位于栅极结构一侧的掺杂区上以及隔离结构上，掺杂层中的掺杂离子的导电类型与掺杂区中的掺杂离子导电类型相同，掺杂层和掺杂区共同作为漂移区；源区，位于栅极结构一侧的阱区内；漏区，位于隔离结构上的掺杂层内。本发明实施例将掺杂层和掺杂区共同作为漂移区，掺杂层位于部分区域的隔离结构上，因此有利于减小LDMOS占用基底表面的面积，提高半导体结构的面积利用效率，使得LDMOS的集成度较高。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在功率集成电路的发展中，为了将功率开关以及控制电路整合在一起而开发的单芯片制程，尤其是目前用于制作单片集成电路的横向二次扩散金属氧化物半导体(lateraldouble diffusion MOS，LDMOS)制程，为一主流趋势。LDMOS 制程是于半导体基板的表面进行平面扩散(planar diffusion)以便形成横向的主要电流路径，由于LDMOS是以典型的IC制程所制造，因此控制电路与LDMOS 可以整合在一个单片电源IC上，LDMOS制程采用表面电场缩减(reduced surface electric field，RESURE)技术与低厚度外延(BPI)或N型阱区(N-well)，可以达到高电压与低导通阻抗的目标。

LDMOS器件为近似于传统FET器件的一种场效应晶体管器件(FET)，皆包括在半导体衬底中形成一对被沟道区域所分隔开来的源/漏极区域，并且依次于沟道区域上方形成栅电极，然而，LDMOS器件与传统FET器件不同的是传统的FET器件中的一对源/漏极区域制成与栅电极相对称，而LDMOS器件中的漏极区域比源极区域更远离栅电极形成，并且漏极区域同时形成于用以分隔开沟道区域与漏极区域的掺杂阱(具有与漏极区域相同极性)中。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。

为解决上述问题，本发明实施例提供一种半导体结构，包括：基底，所述基底内具有相邻的阱区和掺杂区，以及位于所述掺杂区远离所述阱区一侧的隔离结构；栅极结构，位于所述阱区和掺杂区交界处的所述基底上；掺杂层，位于所述栅极结构一侧的所述掺杂区上以及所述隔离结构上，所述掺杂层中的掺杂离子的导电类型与掺杂区中的掺杂离子导电类型相同，所述掺杂层和所述掺杂区共同作为漂移区；源区，位于所述栅极结构一侧的所述阱区内；漏区，位于所述隔离结构上的所述掺杂层内。

相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供基底，所述基底内形成有相邻接的阱区和掺杂区，以及形成在所述掺杂区远离所述阱区的一侧的隔离结构；在所述阱区和掺杂区交界处的所述基底上形成栅极结构；在所述栅极结构一侧的所述掺杂区上以及部分区域的所述隔离结构上形成掺杂层，所述掺杂层中的掺杂离子的导电类型与掺杂区中的掺杂离子导电类型相同，所述掺杂层和所述掺杂区共同作为漂移区；在所述栅极结构一侧的所述阱区内形成源区；在所述掺杂层中远离所述栅极结构的区域内形成漏区。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例提供的半导体结构中，所述掺杂层中的掺杂离子的导电类型与掺杂区中的掺杂离子的导电类型相同，将所述掺杂层和所述掺杂区共同作为漂移区，所述掺杂层位于部分区域的所述隔离结构上，因此有利于减小所述 LDMOS占用基底表面的面积，提高所述半导体结构的面积利用效率，使得 LDMOS的集成度较高；另外，以垂直于所述栅极结构侧壁延伸方向为横向，与一般的LDMOS的结构相比，在半导体结构工作时，载流子流动的路程多出了隔离结构上的所述掺杂层的横向尺寸以及掺杂层至掺杂区的距离，使得漂移区承担的电压降得到提高，相应的半导体结构的击穿电压得到提高。综上，本发明实施例所提供的半导体结构有利于在提高LDMOS的集成度的情况下，增大 LDMOS的击穿电压，半导体结构的电学性能得到优化。