[发明专利]一种在FPGA中模拟储存器掉电的方法

说明书

一种在FPGA中模拟储存器掉电的方法，包括以下步骤：1）选择FPGA中的信息存储器对掉电存储器的信息进行存储；2）在所述掉电存储器为掉电状态时，发送掉电信号使所述信息存储器复位到掉电状态；3）在所述掉电存储器为写操作时，更新所述信息存储器中的地址状态信息；4）当所述信息存储器中的地址状态信息为1时，读出上一次写入的数据，否则读出随机数据或0。本发明的在FPGA中模拟储存器掉电的方法，通过FPGA上丰富的memory资源来代替寄存器的信息存储，达到节省资源以及较好满足时序的要求；通过在读取数据端进行随机化的操作，使其更能真实的模拟掉电行为。

技术领域

本发明涉及集成电路验证技术领域，特别是涉及一种在FPGA中模拟储存器掉电的方法。

背景技术

随着ASIC设计技术的不断发展，最近几年越来越多的ASIC设计中，数字电路采用了多电压域的设计。多电压域的设计使得数字部分能够更好的满足低功耗的要求。在当前手持设备或者无线耳机等对功耗极其敏感的设计中起着举足轻重的地位。

但是当前的FPGA对数字部分多电压域的支持比较有限，部分的厂家在这方面甚至是不支持。在支持的厂家中，对memory掉电这块的处理会占用很大的逻辑资源以及带来比较差的时序。

图2为现有技术中对memory掉电进行模拟的方法。

在如图2所示的方式中，主要分为两大块。左边是2的N次方个寄存器，用于记录右边memory的2的N次方个地址的状态信息。寄存器为0表示当前数据无效；1表示数据有效。在掉电后，左边的寄存器会通过如图2所示memory_pd信号在有时钟的情况下进行重新赋值操作，整体设置为0。重新上电后，当有一个memory的地址有进行写入的操作的后，左边对应的寄存器会被设置为1，表示数据重新被写过；当下次读取的时候，会读出上一次写入的值，否则都出的值为0。

这种实现的方式存在的缺点是明显的。第一，如果memory的地址总线N非常宽，那么则需要相应的2的N次方的寄存器进行相应信息的存储。虽然在FPGA上，寄存器资源相对丰富，但对于这样的消耗也会相当吃紧；第二，需要利用图1中左边所示的一个非常大的mux进行多级的选择，这种2的N次方的多路选择，在时序上会引入非常大的数据通路延时，加上memory本身的的延时，在时序收敛上会非常的困难。第三，掉电恢复后，读出未被重新写入的数据的时候，其值只能为0，不足以模拟掉电后memory的真实状态。

发明内容

为了解决现有技术存在的不足，本发明的目的在于提供一种在FPGA中模拟储存器掉电的方法，能够节省资源以及较好满足时序的要求，通过在读取数据端进行随机化的操作，使其更能真实的模拟掉电行为。

为实现上述目的，本发明提供的一种在FPGA中模拟储存器掉电的方法，包括以下步骤：

1）根据设置的掉电存储器地址数目阈值决定是否选择FPGA中的信息存储器对掉电存储器的信息进行存储；

2）在所述掉电存储器为掉电状态时，利用关电开关信号使所述信息存储器复位到掉电状态；

3）在所述掉电存储器为写操作时，更新所述信息存储器中的地址状态信息；

4）当所述信息存储器中的地址状态信息为1时，读出上一次写入的数据，否则读出随机数据或0。

进一步地，所述步骤1）进一步包括，当所述掉电存储器地址数目大于所述阈值时，选择信息存储器对掉电存储器的信息进行存储；

进一步地，所述步骤1）进一步包括：

根据掉电存储器的地址总线宽度，得到信息存储器数据的宽度；

根据信息存储器的地址宽度，得到信息存储器总信息存储。