[发明专利]半导体结构及其形成方法

说明书

本发明提供一种半导体结构及其形成方法，其中，所述形成方法包括在所述介质层上形成牺牲层和侧墙，所述牺牲层和侧墙覆盖所述栅极顶部的介质层，且暴露出至少部分所述源漏掺杂层上的介质层，所述牺牲层包括位于所述栅极顶部介质层上的第一牺牲层，所述第一牺牲层侧壁具有侧墙；形成所述牺牲层和侧墙之后，去除所述第一牺牲层；以所述图形层为掩模对所述介质层进行刻蚀处理，在所述介质层中形成第一接触孔和第二接触孔。本发明实施例能够避免对介质层进行双重图形化，避免对准误差。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极；位于栅极两侧半导体衬底中的源漏掺杂层；覆盖所述衬底、栅极结构和源漏掺杂层的介质层；位于所述介质层中的栅极接触孔和源漏接触孔，所述栅极接触孔底部暴露出栅极，所述源漏接触孔底部暴露出源漏掺杂层；位于所述栅极接触孔和源漏接触孔之间的插塞。

随着半导体技术的发展，半导体器件结构集成度不断提高，半导体结构的尺寸逐渐缩小，插塞之间的隔离结构的厚度逐渐较小，隔离结构的形成难度逐渐增加。

如何形成厚度较小的隔离结构是半导体集成度提高急需解决的问题。

发明内容

本发明解决的问题是提供一半导体结构及其形成方法，能够在提高半导体结构集成度的同时，降低工艺难度。

本发明技术方案提供一种半导体结构的形成方法，包括：提供衬底，所述衬底上具有栅极，所述栅极两侧衬底中具有源漏掺杂层，所述栅极和源漏掺杂层上具有介质层；在所述介质层上形成图形层，形成所述图形层的步骤包括：在所述介质层上形成牺牲层和侧墙，所述牺牲层和侧墙覆盖所述栅极顶部的介质层，且暴露出至少部分所述源漏掺杂层上的介质层，所述牺牲层包括位于所述栅极顶部介质层上的第一牺牲层，所述第一牺牲层侧壁具有侧墙；形成所述牺牲层和侧墙之后，去除所述第一牺牲层；以所述图形层为掩模对所述介质层进行刻蚀处理，在所述介质层中形成第一接触孔和第二接触孔，所述第一接触孔底部暴露出所述栅极，所述第二接触孔底部暴露出所述源漏掺杂层。

可选的，形成所述图形层的步骤还包括：在所述介质层上形成牺牲层和侧墙之前，在所述介质层上形成初始图形层；去除所述第一牺牲层之后，以剩余的牺牲层和侧墙为掩模，对所述初始图形层进行刻蚀，形成图形层。

可选的，所述第一牺牲层覆盖部分栅极顶部的介质层；所述牺牲层还包括第二牺牲层，所述第二牺牲层覆盖第一牺牲层暴露出的栅极顶部的介质层。

可选的，在所述介质层上形成牺牲层和侧墙的步骤包括：在所述介质层上形成第一牺牲层，所述第一牺牲层仅覆盖部分所述栅极上的介质层；在所述第一牺牲层侧壁形成侧墙；形成所述侧墙之后，在所述介质层上形成第二牺牲层，所述第二牺牲层覆盖第一牺牲层暴露出的栅极，且暴露出至少部分源漏掺杂层顶部的介质层。

可选的，在所述介质层上形成第一牺牲层的步骤包括：在所述介质层上形成第一初始牺牲层；在所述第一初始牺牲层上形成第一掩膜层，所述第一掩膜层暴露出至少部分栅极上的第一初始牺牲层；以所述第一掩膜层为掩膜对所述第一初始牺牲层进行离子注入，形成第一牺牲层；所述离子注入之后，去除所述第一初始牺牲层。

可选的，形成所述侧墙之后，在所述介质层上形成第二牺牲层的步骤包括：在所述介质层上形成第二中间牺牲层，所述第二中间牺牲层暴露出所述侧墙和第一牺牲层；对所述第二中间牺牲层进行刻蚀，去除至少部分源漏掺杂层上的第二中间牺牲层，形成第二牺牲层。

与现有技术相比，本发明的技术方案具有以下优点：